復位信號是一個脈沖信號，它會使設計的電路進入設定的初始化狀態(tài)，一般它作用于寄存器，使寄存器初始化為設定值；其脈沖有效時間長度必須大于信號到達寄存器的最大時延，這樣才有可能保證復位的可靠性。

 

下面將討論FPGA/CPLD的復位電路設計。

 

 

根據(jù)電路設計，復位可分為異步復位和同步復位。

 

對于異步復位，電路對復位信號是電平敏感的，如果復位信號受到干擾，如出現(xiàn)短暫的脈沖跳變，電路就會部分或全部被恢復為初始狀態(tài)，這是我們不愿看到的。因此，異步復位信號是一個關鍵信號，在電路設計時，如PCB Layout需要對其優(yōu)先考慮和作特別保護，避免信號線出現(xiàn)的干擾產(chǎn)生非期望的復位。

 

對于同步復位，電路在時鐘信號下對復位信號進行采樣，復位信號只在時鐘的跳變沿（邊沿）有效；如果復位信號受到干擾，只要該干擾脈沖不出現(xiàn)在時鐘的跳變沿，或者脈沖能量不足以使時鐘采樣到有效的信號，電路就不會被異常復位，這樣可有效降低信號線上出現(xiàn)毛刺等干擾信號所產(chǎn)生誤復位操作的概率，提高了電路的抗干擾能力。

 

在FPGA/CPLD設計中，如果復位信號是通過組合邏輯產(chǎn)生的，我們在仿真的時候經(jīng)?？梢钥吹?，由于組合邏輯的競爭冒險產(chǎn)生的毛刺，會導致采用異步復位設計的電路被誤復位；因此在設計當中要對異步復位信號進行同步化處理，避免誤操作產(chǎn)生。

 

具體的做法是：設計一個專門的復位模塊，它對復位信號（記為R）進行同步化處理，產(chǎn)生新的復位信號（記為RS），這個RS信號可作為其他模塊的復位輸入信號；而其他模塊的電路可全部采用異步復位的設計方式；這樣的設計對復位信號進行統(tǒng)一處理，可根據(jù)需要調(diào)整，相對靈活，需要注意的是，要盡量降低時鐘邊沿與復位信號R失效時刻的亞穩(wěn)態(tài)出現(xiàn)概率。

 

在實際的FPGA/CPLD應用當中，會出現(xiàn)沒有外部復位信號的情景，而FPGA/CPLD的時序設計又需要一個復位信號來使內(nèi)部的寄存器初始化為設定的狀態(tài)，這時候就需要通過內(nèi)部邏輯產(chǎn)生一個內(nèi)部復位信號。

 

 

內(nèi)部自復位信號是器件上電后僅產(chǎn)生一次的信號，之后一直保持無效至器件掉電。這種一次性信號，產(chǎn)生它的數(shù)字電路自身需要一個初始的確定狀態(tài)，并且需要上電后就處于該種狀態(tài)；對于FPGA來說，其內(nèi)部寄存器在上電后的狀態(tài)是不確定的，即無法預期的，因此利用寄存器的狀態(tài)來產(chǎn)生復位信號，不是那么可靠；但我們可以考慮FPGA的其他資源，一般FPGA內(nèi)部都有RAM資源，這些RAM都可以被配置數(shù)據(jù)初始化的，也就是說當FPGA上電配置完成后，被初始化的RAM的數(shù)據(jù)內(nèi)容是確定的。利用這個特點，我們就可以設計可靠的內(nèi)部自復位信號。

 

下面給出實現(xiàn)方法：

 

1）配置一個數(shù)據(jù)長度為1位，地址長度為n位，且全部初始化為1的單口RAM；

 

2）設計一個針對該單口RAM的讀寫模塊，其內(nèi)部維護一個n位讀指針rp和一個n位寫指針wp，rp在每個時鐘節(jié)拍將其值賦給wp后并加1，保證rp領先于wp，將單口RAM的輸出數(shù)據(jù)作為復位信號，另外RAM的輸入數(shù)據(jù)固定為0；這樣RAM數(shù)據(jù)被先讀出，然后被置為0，因此上電配置完成后經(jīng)過2n個時鐘節(jié)拍，RAM的數(shù)據(jù)從全1變成全0，從而實現(xiàn)一次性脈沖信號的產(chǎn)生。另外，通過控制地址長度n或時鐘頻率，就可得到所需的脈沖寬度。

 

 

CPLD其內(nèi)部沒有RAM，這樣就不能依靠RAM的初始化數(shù)據(jù)來產(chǎn)生可靠的復位；從原理上說，器件上電后，其寄存器的狀態(tài)是不確定的，因此我們是沒法得到一個確定的初始狀態(tài)去產(chǎn)生一個可靠的內(nèi)部復位信號，不過我們還是可以產(chǎn)生一個有一定失敗概率但概率可控的復位信號，其基本原理是：設計一個n位的狀態(tài)機，見下圖，其中一種狀態(tài)表示復位結束（記為LOOP），只要進入該狀態(tài)就會一直保持在LOOP狀態(tài)上，至于其他狀態(tài)都會跳入復位狀態(tài)（記為RESET），RESET狀態(tài)是暫態(tài)，一個時鐘周期就離開進入LOOP狀態(tài)；由于狀態(tài)LOOP出現(xiàn)的概率僅為：1/2n，我們控制n的長度，就可以將復位失敗概率控制在設定的要求內(nèi)。

 

Figure 1 內(nèi)部復位狀態(tài)圖

 

在實際的應用中，我們發(fā)現(xiàn)某些CPLD產(chǎn)品有一個特性，見下圖：

 

Figure 2 摘自某產(chǎn)品的《handbook.pdf》

 

從上圖可知，該CPLD在完成內(nèi)部配置后，其內(nèi)部所有寄存器都處于清零狀態(tài)，因此可以說寄存器在上電后是有一個確定的初始狀態(tài)，但這個特性應該是對通過修改具有固定內(nèi)連電路的邏輯功能來編程的CPLD所特有的，對通過改變內(nèi)部連線的布線來編程的FPGA來說，并未查到它具有這種特性，因此我們可以采取更簡單的方法來產(chǎn)生內(nèi)部自復位信號：維護一個n位計數(shù)器，它隨時鐘節(jié)拍一直遞增直至某個設定的最大值M，之后就停止計數(shù)，這樣M之前的狀態(tài)就可實現(xiàn)為一個一次性的脈沖信號。

 

另外，該產(chǎn)品用戶如果希望配置完成后CPLD內(nèi)部各個寄存器的狀態(tài)處于可控或者特定的狀態(tài)（尤其當其值不一定是清零的狀態(tài)），那么用戶可以使用器件提供的專用管腳DEV_CLRn來達到所期望的效果。

 

 

復位信號是時序電路設計的基本信號，雖然只是一個脈沖信號，但要使設計的電路可靠地工作，復位信號也是一個需認真對待的因素。