【導(dǎo)讀】對(duì)于使用剛?cè)峤Y(jié)合 PCB 的系統(tǒng)，確保功能性、安全性和有效性是重中之重，尤其是用于先進(jìn)醫(yī)療植入物、高精度關(guān)鍵軍事設(shè)備以及類似受監(jiān)管機(jī)密設(shè)備的系統(tǒng)。為此，一定要對(duì)它們進(jìn)行全面詳盡的仿真。Footprint 尺寸較小的系統(tǒng)必須具有很高的封裝密度，才能容得下各種器件。
對(duì)于使用剛?cè)峤Y(jié)合 PCB 的系統(tǒng)，確保功能性、安全性和有效性是重中之重，尤其是用于先進(jìn)醫(yī)療植入物、高精度關(guān)鍵軍事設(shè)備以及類似受監(jiān)管機(jī)密設(shè)備的系統(tǒng)。為此，一定要對(duì)它們進(jìn)行全面詳盡的仿真。Footprint 尺寸較小的系統(tǒng)必須具有很高的封裝密度，才能容得下各種器件。
隨著器件密度增加，電磁 (EM) 問(wèn)題日益突出，降低了電氣性能。3D 設(shè)計(jì)的復(fù)雜性使剛?cè)峤Y(jié)合 PCB 的電磁分析成為一種挑戰(zhàn)。剛?cè)峤Y(jié)合電路可以彎曲的這一點(diǎn)，使設(shè)計(jì)人員能夠以較低的成本實(shí)現(xiàn)多個(gè)空間利用率極高的堆疊設(shè)計(jì)，因此大受歡迎。對(duì)于大多數(shù)傳統(tǒng)的仿真技術(shù)來(lái)說(shuō)，此類電磁仿真極具挑戰(zhàn)性，甚至是不可能實(shí)現(xiàn)的。3D 結(jié)構(gòu)要求仿真器能夠應(yīng)對(duì)復(fù)雜設(shè)計(jì)、大型系統(tǒng)和多種技術(shù)，以盡量減少風(fēng)險(xiǎn)并確保設(shè)計(jì)成功。
憑借獨(dú)特的輪廓、高速互連、輕質(zhì)且高度可靠的柔性層壓板，剛?cè)峤Y(jié)合 PCB 廣泛適用于各種電子設(shè)備，從可穿戴設(shè)備到移動(dòng)電話、軍事和醫(yī)療設(shè)備。微型電子產(chǎn)品行業(yè)正在迅速發(fā)展，市場(chǎng)前景廣闊，這也是剛?cè)峤Y(jié)合 PCB 最主要的應(yīng)用領(lǐng)域。隨著需求增長(zhǎng)和消費(fèi)電子市場(chǎng)不斷發(fā)展壯大，預(yù)計(jì)未來(lái)幾年剛?cè)峤Y(jié)合 PCB 的市場(chǎng)需求將出現(xiàn)飆升。全球剛?cè)峤Y(jié)合 PCB 市場(chǎng)預(yù)計(jì)將在 2028 年達(dá)到 580 萬(wàn)美元。
導(dǎo)致重新設(shè)計(jì) (respin) 的原因數(shù)不勝數(shù)。調(diào)查顯示，每次重新設(shè)計(jì)的成本約為 2500 萬(wàn)美元，根據(jù)芯片的復(fù)雜程度不同，成本會(huì)有很大差異。例如 IC 封裝，如今的技術(shù)已經(jīng)發(fā)展到十分復(fù)雜的水平。容易出差錯(cuò)的地方可能是電氣、制造良率、封裝組裝、EMI/EMC 等等。在整個(gè)封裝中傳輸?shù)母咚贁?shù)據(jù)量激增，因而導(dǎo)致電磁輻射，產(chǎn)生輻射性和傳導(dǎo)性干擾。傳輸線結(jié)構(gòu)和工作頻率也會(huì)影響產(chǎn)品性能。當(dāng)復(fù)雜的異構(gòu)設(shè)計(jì)成為主流，在質(zhì)量與容量之間取得平衡就變得尤其關(guān)鍵。對(duì)于芯片制造商來(lái)說(shuō)，對(duì)復(fù)雜的設(shè)計(jì)進(jìn)行仿真以分析系統(tǒng)在現(xiàn)實(shí)世界中的表現(xiàn)，這項(xiàng)工作極為繁重，但又必不可少。
剛?cè)峤Y(jié)合板 PCB 彎曲的挑戰(zhàn)
微型、手持和可穿戴設(shè)備需要把各種器件組裝到緊湊的外殼中，這需要輕巧靈活的剛?cè)峤Y(jié)合設(shè)計(jì)。彎曲電路板，并導(dǎo)入彎曲電路板文件以進(jìn)行 3D 電磁仿真，這項(xiàng)工作遠(yuǎn)非說(shuō)起來(lái)那么容易。剛?cè)峤Y(jié)合環(huán)境使用獨(dú)特的材料，在整個(gè)設(shè)計(jì)中具有不同的厚度、靈活性、表面處理方式和防護(hù)材料。還需要滿足特定的彎曲標(biāo)準(zhǔn)，必須定義彎曲標(biāo)準(zhǔn)、彎曲定義和位置等，以及彎曲的預(yù)期干擾等限制。
隨著剛性和柔性技術(shù)相結(jié)合，也催生了新的驗(yàn)證挑戰(zhàn)。柔性電路的薄層暴露了頂層和底層的布線。由于屏蔽較少，通過(guò)這些層傳輸?shù)母哳l信號(hào)會(huì)產(chǎn)生 EMI 輻射，導(dǎo)致彎曲區(qū)域的近場(chǎng)和遠(yuǎn)場(chǎng)泄漏增加。復(fù)雜精細(xì)的 3D 設(shè)計(jì)使仿真變得更加復(fù)雜，因?yàn)橐獙㈦娐钒鍙澢胶苄〉捏w積，定義材料屬性，創(chuàng)建端口，并使用有陰影線的接地平面和電源平面，這對(duì)傳統(tǒng)的 FEM 和 FDTD 3D 數(shù)值求解器技術(shù)來(lái)說(shuō)是一項(xiàng)挑戰(zhàn)。傳統(tǒng)的工具涉及繁瑣的手動(dòng)過(guò)程。彎曲容易導(dǎo)致過(guò)孔和層錯(cuò)位錯(cuò)誤；材料屬性、器件和網(wǎng)絡(luò)定義在 CAD 轉(zhuǎn)換中會(huì)丟失。此外，混亂的幾何形狀為彎曲結(jié)構(gòu)的網(wǎng)格化增加了難度。混合型動(dòng)態(tài) 3D 電路板需要一種不會(huì)導(dǎo)致錯(cuò)誤的彎曲方法。借助支持工具互操作性的工作流程，設(shè)計(jì)人員能夠使用 3D 有限元法 (FEM) 分析來(lái)準(zhǔn)確驗(yàn)證剛?cè)峤Y(jié)合走線，從而加快產(chǎn)品上市。
2. 利用 Cadence 技術(shù)設(shè)計(jì)柔性電路板
預(yù)處理費(fèi)時(shí)費(fèi)力，需要幾個(gè)小時(shí)到幾天的時(shí)間，并且仿真成功率低，而兩步流程在幾分鐘內(nèi)即可完成，仿真成功率達(dá)到 99%。這就是 Cadence 提供的優(yōu)勢(shì)：一個(gè)全新的工作流程，有助于應(yīng)對(duì)剛?cè)峤Y(jié)合 PCB 的挑戰(zhàn)。為了應(yīng)對(duì)當(dāng)下的設(shè)計(jì)復(fù)雜性和挑戰(zhàn)，EM 工程師需要使用創(chuàng)新技術(shù)進(jìn)行 3D EM 建模。Cadence 新的創(chuàng)新工作流程與 IC、封裝、PCB 和系統(tǒng)工具無(wú)縫銜接，有助于縮短設(shè)計(jì)周期，提高整體生產(chǎn)力。復(fù)雜精細(xì)的傳統(tǒng)工作流程容易導(dǎo)致人為錯(cuò)誤和 CAD 轉(zhuǎn)換失誤。
Clarity 3D Solver 將復(fù)雜的剛?cè)峤Y(jié)合設(shè)計(jì)工作流程簡(jiǎn)化為只需兩步的設(shè)計(jì)過(guò)程。Cadence PCB 設(shè)計(jì)工具 Allegro PCB Editor 可以在數(shù)據(jù)庫(kù)中捕捉到已經(jīng)定義的彎曲信息，不需要任何人工操作，避免了轉(zhuǎn)換 CAD 和修復(fù)相關(guān)問(wèn)題耗費(fèi)的時(shí)間和精力。無(wú)需進(jìn)行中間轉(zhuǎn)換，就可以將電路板導(dǎo)入 Clarity 3D Solver，并轉(zhuǎn)換整個(gè)數(shù)據(jù)庫(kù)，包括彎曲的 3D 幾何形狀、材料屬性、器件和網(wǎng)絡(luò)定義。無(wú)需使用機(jī)械工具來(lái)管理幾何信息，所以很容易對(duì)彎曲角度進(jìn)行網(wǎng)格和參數(shù)化處理。Clarity 3D Solver可以運(yùn)行仿真，查看 S 參數(shù)、近場(chǎng)和網(wǎng)格結(jié)果；同時(shí)不需要回到 PCB 編輯器，就可以對(duì)彎曲進(jìn)行任意調(diào)整。
兩步流程
對(duì)于現(xiàn)代微型電子系統(tǒng)來(lái)說(shuō)，剛?cè)峤Y(jié)合 PCB 提供的緊湊封裝必不可少。在時(shí)間和成本優(yōu)化方面，與器件密度極高的芯片相比，剛?cè)峤Y(jié)合 PCB 電路板具有極大的優(yōu)勢(shì)。但它們需要特殊的材料以及額外的分層設(shè)計(jì)，因此，重新設(shè)計(jì)的代價(jià)十分高昂。此外，醫(yī)療、軍事設(shè)備以及其他使用剛?cè)峤Y(jié)合 PCB 的受監(jiān)管機(jī)密設(shè)備對(duì)故障是零容忍的，因此確保它們的功能性和安全性是重中之重。剛?cè)峤Y(jié)合 PCB 的彎曲部分會(huì)加劇輻射泄露，因此進(jìn)行 EM 分析非常重要。
Cadence Clarity 3D Solver 解決方案與 Allegro PCB Designer 集成，提供了一個(gè)兩步流程，不僅不易出錯(cuò)，還極大地減少了進(jìn)行剛?cè)峤Y(jié)合 PCB 彎曲 EM 分析所需的時(shí)間和工作量。
如欲了解創(chuàng)新的兩步流程，歡迎點(diǎn)擊下載白皮書(shū)《如何提高剛?cè)峤Y(jié)合PCB的電磁分析效率》，通過(guò)測(cè)試案例，深入探究這一自動(dòng)化的仿真工作流程，實(shí)現(xiàn)快速上市的產(chǎn)品開(kāi)發(fā)過(guò)程。
(來(lái)源： Cadence楷登PCB及封裝資源中心)
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
IOTE 上海物聯(lián)網(wǎng)展邀請(qǐng)函
MOS管開(kāi)通過(guò)程的米勒效應(yīng)及應(yīng)對(duì)措施
異構(gòu)集成時(shí)代半導(dǎo)體封裝技術(shù)的價(jià)值
