雖然印刷電路板（PCB）布線在高速電路中具有關鍵的作用，但它往往只是電路設計過程的最后幾個步驟之一。高速PCB布線有很多方面的問題，關于這個主題已有大量的文獻可供參考。本文主要從實踐的角度來探討高速電路的布線問題，主要目的在于幫助新用戶當進行設計高速電路PCB布線時，能注意到需要考慮的多種不同問題。另一個目的是為已經(jīng)有一段時間沒接觸PCB布線的客戶提供一種復習資料。受限于文章版面，本文不可能詳細地論述所有的問題，但是文中將討論對提高電路性能、縮短設計時間與節(jié)省修改時間等具有最大成效的關鍵部分。

 

雖然本文主要針對與高速運算放大器有關的電路，但是文中所討論的問題和方法對用于大多數(shù)其他高速模擬電路的布線是普遍適用的。當運算放大器工作在很高的射頻（RF）頻段時，電路的性能很大程度上取決于PCB布線。圖紙上看起來很好的高性能電路設計，如果由于布線時粗心馬虎受到影響，最后只能得到普通的性能。因此在整個佈線過程中預先考慮并注意重要的細節(jié)會有助于確保預期的電路性能。

 

原理圖

 

盡管良好的原理圖不能保證有好的布線，但是好的布線卻是始于良好的原理圖。在繪制原理圖時要深思熟慮，并且必須考慮整個電路的信號走向。如果在原理圖中從左到右具有正常穩(wěn)定的信號流，那么在PCB上也應具有同樣好的信號流。在原理圖上盡可能多給出有用的資訊。如此就算有些問題電路設計工程師無法解決，客戶也可以尋求其他管道幫助解決電路的問題。

 

除了普通的參考識別字、功耗和誤差容許范圍外，原理圖中還應該給出哪些資訊呢？下文將提供一些建議，可以將普通的原理圖變成最佳的原理圖。加入波形、有關外殼的機械資訊、印制線長度、空白區(qū)；標明哪些元件需要置于PCB上面；給出調整資訊、元件取值范圍、散熱資訊、控制阻抗印制線、注釋、扼要的電路動作描述以及其他資訊等。

 

誰都別信

 

如果不是自行設計布線，一定要留出充裕的時間仔細檢查布線人的設計。很小的預防可以抵得上一百倍的補救。不要指望布線的人能理解設計者的想法。在布線設計過程的初期意見和指導是最重要的。能提供的資訊越多，并且整個布線過程中介入的越多，結果得到的PCB就會越好。給布線設計工程師設置一個暫定的完成點，按照所想要的布線進展報告快速檢查。這種閉合環(huán)路方法可以防止佈線誤入歧途，進而讓重新設計的可能性降至最低。

 

需要給布線工程師的指示包括：電路功能的簡短描述，標明輸入和輸出位置的PCB略圖，PCB層疊資訊（例如，板子有多厚，有多少層，各信號層和接地平面的詳細資訊：功耗、地線、模擬信號、數(shù)字信號和RF信號等）；各層需要那些信號；要求重要元件的放置位置；旁路元件的確切位置；哪些印制線很重要；哪些線路需要控制阻抗印制線；哪些線路需要匹配長度；元件的尺寸；哪些印制線需要彼此遠離（或靠近）；哪些線路需要彼此遠離（或靠近）；哪些元件需要彼此遠離（或靠近）；哪些元件要放在PCB的上面，哪些放在下面。佈線設計工程師永遠不能抱怨需要給出的資訊太多。資訊永遠不嫌多。

 

接著將分享一項學習經(jīng)驗：大約10年前進行一塊多層表面貼電路板的設計案，該電路板的板子兩面都有元件。用很多螺釘將板子固定在一個鍍金的鋁制外殼中（因為有很嚴格的防震標準）。提供偏置饋通（feedthrough）的引腳穿過板子。該引腳是通過焊接線連接到PCB上的。這是一個很復雜的裝置。板子上的一些元件是用于測試設定（SAT）的。但是工程師已經(jīng)明確規(guī)定了這些元件的位置。這些元件都安裝在什么地方呢？就在板子的下面。當產品工程師和技術員不得不將整個裝置拆開，完成設定后再將它們重新組裝的時候，此一手續(xù)便顯得很復雜。因此必須盡可能減少這樣的錯誤。

 

位置

 

正像在PCB中，位置決定一切。將一個電路放在PCB上的什么位置，將其具體的電路元件安裝在什么位置，以及其相鄰的其他電路是什么，這一切都非常重要。

 

通常，輸入、輸出和電源的位置是預先確定好的，但是它們之間的電路就需要發(fā)揮各自的創(chuàng)造性了。這就是為什么注意佈線細節(jié)將對后續(xù)制造產生重大影響的原因。從關鍵元件的位置入手，根據(jù)具體電路和整個PCB來考慮。從一開始就規(guī)定關鍵元件的位置以及訊號的路徑有助于確保設計達到預期的工作目標。一次就得到正確的設計可以降低成本和壓力，更可因此縮短開發(fā)周期。

 

旁路電源

 

在放大器的電源端設置旁路電源以便降低雜訊是PCB設計過程中一個很重要的方向，包括對高速運算放大器以及其他的高速電路。旁路高速運算放大器有兩種常用的配置方法。

 

* 電源端接地

 

這種方法在大多數(shù)情況下都是最有效的，採用多個并聯(lián)電容器將運算放大器的電源引腳直接接地。一般說來兩個并聯(lián)電容就足夠了，但是增加并聯(lián)電容器可能給某些電路帶來益處。

 

并聯(lián)不同電容值的電容器有助于確保電源引腳在很寬的頻帶上出現(xiàn)很低的交流（AC）阻抗。這對于在運算放大器電源抑制比（PSR）衰減頻率處尤其重要。該電容器有助于補償放大器降低的PSR。在許多十倍頻程范圍內保持低阻抗的接地通路將有助于確保有害的雜訊不能進入運算放大器。(圖一)顯示採用多個并聯(lián)電容器的優(yōu)點。在低頻段，大的電容器提供低阻抗的接地通路。但是一旦頻率達到了它們自身的諧振頻率，電容器的相容性就會減弱，并且逐漸呈現(xiàn)出電感性。這就是為什么採用多個電容器是很重要的原因：當一個電容器的頻率回應開始下降時，另一個電容器的頻率回應開始其作用，所以能在許多十倍頻程范圍內保持很低的AC阻抗。

 

(圖一)　電容器的阻抗與頻率的關系

 

　

直接從運算放大器的電源引腳入手；具有最小電容值和最小物理尺寸的電容器應當與運算放大器置于PCB的同一面，并且盡可能靠近放大器。電容器的接地端應該用最短的引腳或印制線直接連至接地平面。上述的接地連接應該盡可能靠近放大器的負載端以便減小電源端和接地端之間的干擾。(圖二)便顯示了這種連接方法。

 

(圖二)　旁路電源端和地的并聯(lián)電容器

　

對于次大電容值的電容器應該重復這個過程。最好從0.01μF最小電容值開始放置，并且靠近放置一個2.2μF（或大一點兒）的具有低等效串聯(lián)電阻（ESR）的電解電容器。採用0508外殼尺寸的0.01μF電容器具有很低的串聯(lián)電感和優(yōu)良的高頻性能。

 

* 電源端到電源端

 

另外一種配置方法為採用一個或多個旁路電容跨接在運算放大器的正電源端和負電源端之間。當在電路中配置四個電容器很困難的情況下通常便採用這種方法。它的缺點是電容器的外殼尺寸可能增大，因為電容器兩端的電壓是單電源旁路方法中電壓值的兩倍。增大電壓就需要提高元件的額定擊穿電壓，也就是要增大外殼尺寸。但是，這種方法可以改進PSR和失真性能。

 

因為每種電路和佈線都是不同的，所以電容器的配置、數(shù)量和電容值都要根據(jù)實際電路的要求而定。

 

寄生效應

 

所謂寄生效應，按照字面意思就是那些出現(xiàn)在PCB板中并在電路中大施破壞、令人頭痛且原因不明的小故障。它們就是滲入高速電路中隱藏的寄生電容和寄生電感。其中包括由封裝引腳和印制線過長所形成的寄生電感；焊盤（pad）到地、焊盤到電源平面和焊盤到印制線之間形成的寄生電容；通孔之間的相互影響，以及許多其他可能的寄生效應。(圖三)(a)顯示一個典型的同相運算放大器原理圖。但是，如果考慮寄生效應的話，同樣的電路可能會變成圖三(b)那樣。

 

(圖三)　典型的運算放大器電路(a)原設計圖與(b)考慮寄生效應后的圖

 

　

在高速電路中，很小的值就會影響電路的性能。有時候電容值幾十個pF的電容就足夠了。相關實例：如果在反相輸入端僅有1pF的附加寄生電容，它在頻率域可以引起差不多2dB的尖脈沖，如(圖四)。如果寄生電容足夠大的話，它會引起電路的不穩(wěn)定和震盪。

 

(圖四)　由寄生電容引起的附加尖脈沖

 

當尋找有問題的寄生源時，可能用得著幾個計算上述那些寄生電容尺寸的基本公式。(公式一)是計算平行極板電容器的公式，如(圖五)。

 

 

(公式一)

(1)C表示電容值；

(2)A表示以cm2為單位的極板面積；

(3)k表示PCB材料的相對介電常數(shù)；

(4)d表示以cm為單位的極板間距離。

 

(圖五)　兩極板間的電容

　

帶狀電感是另外一種需要考慮的寄生效應，它是由于印制線過長或缺乏接地平面引起的。(公式二)顯示出計算印制線電感（Inductance）的公式?？蓞⒖?圖六)。

 

 

(公式二)

(1)W表示印制線寬度；

(2)L表示印制線長度；

(3)H表示印制線的厚度；

(4)全部尺寸都以mm為單位。

　

(圖六)　印制線電感

 

(圖七)中的震盪顯示高速運算放大器同相輸入端長度為2.54cm的印制線的影響。其等效寄生電感為29nH（10－9H），足以造成持續(xù)的低壓振蕩，會持續(xù)到整個瞬態(tài)回應周期。圖七還顯示了如何利用接地平面來減小寄生電感的影響。

 

(圖七)　有接地平面和沒有接地平面的脈沖回應

 

　

通孔是另外一種寄生源；它們能引起寄生電感和寄生電容。(公式三)是計算寄生電感的公式，請參考(圖八)。

 

(公式三)

(1)T表示PCB的厚度；

(2)d表示以cm為單位的通孔直徑。

　

(圖八)　通孔尺寸

 

(公式四)

公式四示出了如何計算圖八中通孔引起的寄生電容值。

 

εr表示PCB材料的相對磁導率。T表示PCB的厚度。D1表示環(huán)繞通孔的焊盤直徑。D2表示接地平面中隔離孔的直徑。所有尺寸均以cm為單位。在一塊0.157 cm厚的PCB上一個通孔就可以增加1.2nH的寄生電感和0.5pF的寄生電容；這就是為什么在給PCB佈線時一定要時刻保持警覺的原因，要將寄生效應的影響降至最小。

 

接地平面

 

實際上需要討論的內容遠不止這些，但是本文會重點強調一些關鍵特性并鼓勵工程師進一步探討這些問題。本文文末并將列出相關的參考資料。

 

接地平面可擔負起公共基準電壓的作用，提供遮罩、能夠散熱和減小寄生電感（但它也會增加寄生電容）的功能。雖然使用接地平面有許多好處，但是在實現(xiàn)時也必須小心，因為它對能夠做的和不能夠做的都有一些限制。

 

理想情況下，PCB有一層應該專門用作接地平面。這樣當整個平面不被破壞時才會產生最好的結果。千萬不要挪用此專用層中接地平面的區(qū)域用于連接其他信號。由于接地平面可以消除導體和接地平面之間的磁場，所以可以減小印制線電感。如果破壞接地平面的某個區(qū)域，會為接地平面上面或下面的印制線帶來意想不到的寄生電感。

 

因為接地平面通常具有很大的表面積和橫截面積，所以使接地平面的電阻保持最小值。在低頻段，電流會選擇電阻最小的路徑，但是在高頻段，電流會選擇阻抗最小的路徑。

 

然而也有例外，有時候小的接地平面會更好。如果將接地平面從輸入或者輸出焊盤下挪開，高速運算放大器將會更順利地工作。因為在輸入端的接地平面引入的寄生電容，增加了運算放大器的輸入電容，減小了相位裕量，因而造成不穩(wěn)定性。正如在上文寄生效應討論中所看到的，運算放大器輸入端1pF的電容能引起很明顯的尖脈沖。輸出端的容性負載，包括寄生的容性負載，造成了反饋環(huán)路中的極點。這會降低相位裕量并造成電路變得不穩(wěn)定。

 

如果有可能的話，模擬電路和數(shù)字電路，包括各自的接地平面應該分開。快速的上升會造成電流毛刺流入接地平面。這些快速的電流毛刺引起的雜訊會破壞模擬性能。模擬接地和數(shù)字接地（以及電源）應該被連接到一個共用的接地點以便降低迴圈流動的數(shù)字和模擬接地電流和噪音。

 

在高頻段，必須考慮一種稱為趨膚效應的現(xiàn)象。趨膚效應會引起電流流向導線的外表面，結果會使得導線的橫截面變窄，因此使直流（DC）電阻增大。雖然趨膚效應超出了本文討論的范圍，這里還是給出銅線中趨膚深度（Skin Depth）的一個很好的近似公式（以cm為單位）：

 

(公式五)

低靈敏度的電鍍金屬有助于減小趨膚效應。

 

封裝

 

運算放大器通常採用不同的封裝形式。所選的封裝會影響放大器的高頻性能。主要的影響包括寄生效應（前面提到的）和信號路徑。本文接著將集中討論放大器的路徑輸入、輸出和電源。

 

(圖九)顯示採用SOIC封裝圖九(a)和SOT-23封裝圖九(b)的運算放大器之間的佈線區(qū)別。每種封裝都有它自身的一些問題。重點看(圖九a)，仔細觀察反饋路徑就發(fā)現(xiàn)有多種方法連接反饋。最重要的是保證印制線長度最短。反饋路徑中的寄生電感會引起振鈴和過沖。在圖九(a)和圖九(b)中，環(huán)繞放大器連接反饋路徑。圖九(c)顯示了另外一種方法，在SOIC封裝下面連接反饋路徑，這樣就減小了反饋路徑的長度。每種方法都有細微的差別。第一種方法會導致印制線過長，會增大串聯(lián)電感。第二種方法採用了通孔，會引起寄生電容和寄生電感。在給PCB佈線時必須要考慮這些寄生效應的影響及其隱含的問題。SOT-23佈線差幾乎是最理想的：反饋印制線長度最短，而且很少利用通孔；負載和旁路電容從很短的路徑返回到相同的地線連接；正電源端的電容（圖九(b)中未示出）直接放在PCB的背面的負電源電容的下面。

 

(圖九)　同一運算放大器電路的佈線區(qū)別：(a)SOIC封裝；(b)SOT-23封裝；(c)在PCB下面採用RF的SOIC封裝

 

　

* 低失真放大器的引腳排列

採用低失真引腳排列的一些運算放大器，有助于消除上面提及的兩個問題；而且它還提高了其他兩個重要方面的性能。LFCSP的低失真引腳排列，如(圖十)所示，將傳統(tǒng)運算放大器的引腳排列按著逆時針方向移動一個引腳，并且增加了一個輸出引腳作為專用的反饋引腳。

 

(圖十)　採用低失真引腳排列的運算放大器

 

　

低失真引腳排列允許輸出引腳（專用反饋引腳）和反相輸入引腳之間可以靠近連接，如(圖十一)所示。這樣極大地簡化和改善了佈線。

 

(圖十一)　AD8045低失真運算放大器的PCB佈線

 

這種引腳排列還有一個好處就是降低了二次諧波失真。傳統(tǒng)運算放大器的引腳配置中引起二次諧波失真的一個原因是同相輸入和負電源引腳之間的耦合作用。LFCSP封裝的低失真引腳排列消除了這種耦合所以大大地降低了二次諧波失真；在有些情況下最多可降低14dB。(圖十二)顯示了採用SOIC封裝和LFCSP封裝失真性能的差別。

 

這種封裝還有一個好處：功耗低。LFCSP封裝有一個裸露的焊盤，它降低了封裝的熱阻，進而改善θJA值約40％。因為降低了熱阻，所以降低了元件的工作溫度，也就相當于提高可靠性。

 

(圖十二)　不同封裝失真性能對比：相同的運算放大器採用SOIC和LFCSP封裝

佈線和遮罩

 

PCB上存在各種各樣的類比和數(shù)字信號，包括從高到低的電壓或電流，從DC到GHz頻率范圍。想保證這些訊號不相互干擾是非常困難的。

 

回顧前文「誰都別信」部分的建議，最關鍵的是預先思考并且為了如何處理PCB上的信號而擬定出一個計劃。重要的是注意哪些信號是敏感信號并且確定必須採取何種措施來保證訊號的完整性。接地平面為電信號提供一個公共參考點，也可以用于遮罩。如果需要進行信號隔離，首先應該在訊號印制線之間留出物理距離。下面是一些值得借鏡的實做經(jīng)驗：

 

●減小同一PCB中長并聯(lián)線的長度和訊號印制線間的接近程度，可以降低電感耦合；

●減小相鄰層的長印制線長度可以防止電容耦合；

●需要高隔離度的信號印制線應該走不同的層，而且如果它們無法完全隔離的話，應該走正交印制線，并且將接地平面置于它們之間。正交佈線可以將電容耦合減至最小，而且地線會形成一種電遮罩。在構成控制阻抗印制線時可以採用這種方法。

 

高頻（RF）信號通常在控制阻抗印制線上流動。就是說，該印制線保持一種特征阻抗，例如50Ω（RF應用中的典型值）。兩種最常見的控制阻抗印制線、微帶線和帶狀線都可以達到類似的效果，但是實現(xiàn)的方法不同。

 

微帶控制阻抗印制線，如(圖十三)所示，可以用在PCB的任意一面；它直接採用其下面的接地平面作為其參考平面。

 

(圖十三)　微帶傳輸線

 

(公式六)可以用于計算一塊FR4板的特徵阻抗。

 

(公式六)

(1)H表示從接地平面到信號印制線之間的距離；

(2)W表示印制線寬度；

(3)T表示印制線厚度；

(4)全部尺寸均以密耳（mils）（10-3英寸）為單位；

(5)εr表示PCB材料的介電常數(shù)。

帶狀控制阻抗印制線(圖十四)採用了兩層接地平面，信號印制線夾在其中。這種方法使用了較多的印制線，需要的PCB層數(shù)更多，對電介質厚度變化敏感，而且成本更高，所以通常只用于要求嚴格的應用中。

　

(圖十四)　帶狀控制阻抗印制線

 

用于帶狀線的特征阻抗計算公式如(公式七)所示：

 

 

(公式七)保護環(huán)，或者稱隔離環(huán)，是運算放大器常用的另一種遮罩方法，它用于防止寄生電流進入敏感結點。其基本原理很簡單，用一條保護導線將敏感結點完全包圍起來，導線保持或者迫使它保持（低阻抗）與敏感結點相同的電勢，因此使吸收的寄生電流遠離了敏感結點。(圖十五)(a)顯示了用于運算放大器反相配置和同相配置中保護環(huán)的原理圖。圖十五(b)則顯示用于SOT-23-5封裝中兩種保護環(huán)的典型佈線方法。

 

(圖十五)　保護環(huán)。(a)反相和同相工作；(b)SOT-23-5封裝。

 

　

還有很多其他的遮罩和佈線方法。欲獲得有關這個問題和上述其他題目的更多資訊，建議讀者可閱讀下列參考文獻。

結論

 

高水準的PCB布線對成功的運算放大器電路設計是很重要的，尤其是對高速電路。一個良好的原理圖是成功佈線的基礎；電路設計工程師和佈線設計工程師之間的緊密配合是根本，尤其是關于元件和接線的位置問題。需要考慮的問題包括旁路電源，減小寄生效應、采用接地平面、運算放大器封裝的影響，以及布線和遮罩的方法。

 

作者：John Ardizzoni

 

（PS：John Ardizzoni擔任ADI高速放大器部門應用工程師。 加入ADI公司之前，他曾在IBM的RFIC應用部門和M/A-COM公司工作了20年。）