你的位置:首頁(yè) > 電源管理 > 正文

淺析以FLASH和反熔絲技術(shù)為基礎(chǔ)的FPGA

發(fā)布時(shí)間:2014-09-02 責(zé)任編輯:echolady

【導(dǎo)讀】當(dāng)可編程邏輯器件受到高能粒子的撞擊時(shí),撞擊過(guò)程中產(chǎn)生的能量會(huì)改變器件中的可配置的SRAM單元的配置數(shù)據(jù),無(wú)法預(yù)測(cè)系統(tǒng)運(yùn)行的狀態(tài),從而引起整個(gè)系統(tǒng)失效。在航天設(shè)備中要嚴(yán)禁出現(xiàn)這種情況,這就需要更可靠更安全的可編程邏輯器件。以FLASH和反熔絲技術(shù)為基礎(chǔ)的FPGA與以SRAM為基礎(chǔ)的FPGA相比,在抗單粒子事件方面存在更大的優(yōu)勢(shì),可靠性更高。

ACTEL公司是可編程邏輯解決方案供應(yīng)商。它提供了多種服務(wù),包括基于反熔絲和閃存技術(shù)的FPGA、高性能IP核、軟件開(kāi)發(fā)工具和設(shè)計(jì)服務(wù),定位于高速通信、ASIC替代品和防輻射市場(chǎng)。ACTEL公司基于FLASH結(jié)構(gòu)的FPGA ProASICPLUS系列,以低成本提供較多的系統(tǒng)門(mén),在軍品和宇航級(jí)上有較大優(yōu)勢(shì)。

ProASICPLUS系列FPGA采用第二代基于FLASH技術(shù)的0.22μm標(biāo)準(zhǔn)CMOS工藝,是一種單芯片解決方案,無(wú)需外部配置器件,上電即能運(yùn)行而且斷電之后能夠保存配置代碼。它具有較低的功耗和高性能的布線(xiàn)結(jié)構(gòu)。每個(gè)輸入口可選擇施密特觸發(fā)結(jié)構(gòu),I/O可以工作在2.5V或者3.3V電壓下,具有雙向的全局I/O口,兼容PCI規(guī)范,可實(shí)現(xiàn)總線(xiàn)接口。

ProASICPLUS系列FPGA與基于SRAM技術(shù)的FPGA的最大不同在于它使用上電即運(yùn)行的FLASH開(kāi)關(guān)作為可編程元素。FLASH開(kāi)關(guān)結(jié)構(gòu)如下圖所示,由兩個(gè)具有懸浮特性的MOS晶體管保存可編程信息,它通過(guò)充電或者放電來(lái)決定兩個(gè)金屬線(xiàn)路之間的開(kāi)關(guān)狀態(tài)。其中的傳感器晶體管用于懸浮電荷的寫(xiě)入及檢測(cè),開(kāi)關(guān)晶體管用于連接或隔離線(xiàn)路以及配置邏輯,也可用于柵電荷的清除。
 

FLASH和反熔絲類(lèi)型的FPGA你了解多少

圖1:FALSH開(kāi)關(guān)結(jié)構(gòu)圖


ProASICPLUS系列FPGA核心邏輯單元結(jié)構(gòu)見(jiàn)下圖所示,每個(gè)邏輯單元有三個(gè)輸入和一個(gè)輸出,除三輸入異或功能外的任何三輸入一輸出邏輯功能都可在一個(gè)邏輯單元中實(shí)現(xiàn),邏輯單元還可以配置成帶清除和置位的鎖存器和觸發(fā)器,因此邏輯單元可以靈活地配置成各種組合邏輯門(mén)和寄存器,實(shí)現(xiàn)各種邏輯功能。
 

FLASH和反熔絲類(lèi)型的FPGA你了解多少

圖2:FPGA核心邏輯單元結(jié)構(gòu)圖


相關(guān)閱讀:

設(shè)計(jì)低功耗、高性能的FPGA的技術(shù)
電子技術(shù)解密:簡(jiǎn)化FPGA電源設(shè)計(jì)方案

要采購(gòu)開(kāi)關(guān)么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉