研究人員采用1.6μm 18-V CMOS技術制造了一個包含所提出的緩沖放大器的列驅動IC，其評估結果表明，在提供相同的沉降時間時，靜態(tài)電流降低了39.2%。在幾乎相同的靜態(tài)電流汲取和占用的有效面積的情況下，所提出的放大器在沉降時間方面也實現(xiàn)了高達49.1%(90%下降)和19.9%(99.9%下降)的改進。

 

相關論文以題為“High-Speed Rail-to-Rail Class-AB Buffer Amplifier with Compact, Adaptive Biasing for FPD Applications”于2020年11月29日發(fā)表在《Electronics》上。

 

 

大尺寸、高分辨率平板顯示器(FPD)面板的需求，對薄膜晶體管液晶顯示器(TFT-LCD)列(數(shù)據(jù)或源)驅動器的低功耗、高回轉率工作有強烈的要求。由于顯示面板需要更大的尺寸和更高的分辨率，為了更有效地驅動大功率的電阻和電容負載，且具有低功耗、小面積和快速的沉降時間，液晶驅動系統(tǒng)的列驅動器變得非常重要。FPD面板的列驅動器一般包括移位寄存器、輸入寄存器、數(shù)據(jù)鎖存器、電平移位器、數(shù)模轉換器(DAC)和帶輸出開關的輸出緩沖器。

 

FPD驅動系統(tǒng)一般采用模擬或數(shù)字驅動方式。隨著顯示分辨率的提高，輸出緩沖器的電阻和電容負載增加，而所需的沉降時間則減少。液晶柱驅動器的輸出緩沖器的目標沉降時間應短于面板的水平掃描時間。軌對軌A類、AB類或B類放大器已被普遍用作FPD柱驅動器的緩沖放大器。輸出緩沖放大器采用了軌至軌輸入級和雙路徑推挽輸出級，B類和AB類輸出部分組合在一起，以提高回轉率。

 

因此，隨著偏置電流的增加，靜態(tài)功耗也會增加，以提供高回轉率的性能。為了在沒有大的靜態(tài)偏置電流的情況下提高回轉率，人們提出了具有動態(tài)偏置的軌到軌、折疊式級聯(lián)、AB類緩沖放大器。但是，它們存在一些缺點。動態(tài)偏置電路采用P型回轉檢測器來增加核心放大器N型輸入差分對的尾部電流，采用N型回轉檢測器來增加P型輸入差分對的尾部電流。

 

因此，可以提高回轉率，但功率和面積開銷也變大。此外，由于每個輸入差分對都使用了相反類型的回轉檢測器，因此緩沖放大器不能在整個軌至軌輸入信號范圍內充分發(fā)揮作用。為了解決這個問題，人們提出了一種圖1所示的改進型類AB輸出放大器。在這個緩沖放大器中，動態(tài)偏置電路經過修改，允許使用與輸入差分對相同類型的回轉檢測器來動態(tài)調整偏置電流，從而在整個軌到軌信號范圍內實現(xiàn)了完全的回轉率提升。然而，不幸的是，由此產生的動態(tài)偏置電路需要許多晶體管（多達26個晶體管）。因此，它仍然會導致功率和面積開銷的大幅增加。所以，在TFT-LCD列驅動器的設計中，一個低功耗、小面積的高回轉率輸出緩沖放大器是不可缺少的。

 

圖1.傳統(tǒng)緩沖放大器 傳統(tǒng)的緩沖放大器，在整個軌到軌輸入和輸出信號范圍內具有回轉率增強功能。

 

擬議的緩沖放大器

 

所提出的緩沖放大器的電路原理圖如圖2所示。它被配置為一個互補差分輸入級，然后是一個浮動電流源級，用于提供軌至軌輸入共模范圍，并像傳統(tǒng)的緩沖放大器那樣進行class-AB操作。然而，與傳統(tǒng)的緩沖放大器不同的是，所提出的緩沖放大器并沒有使用具有輔助差分對和多個電流鏡的笨重動態(tài)偏置電路來提高回轉率。相反，它只集成了兩個額外的晶體管，MP3A和MN3A，作為互補輸入級中共源放大器的尾流源，它們分別由信號Pu和Pd驅動輸出驅動晶體管MP8和MN8。用于MP3A(MN3A)電流鏡像工作的晶體管MP9、MN9、MN10和MN11(MN12、MP10、MP11和MP12)用于整個軌至軌信號范圍內的全回轉率增強。MN9(MN10)通過降低電流鏡像晶體管MN10和MN11(MP11和MP12)的漏極和柵極電壓以及共源放大器的靜態(tài)電流來降低靜態(tài)電流，而MP9和MN12則作為額外的尾流源。

 

隨后，研究人員所提出的緩沖放大器在輸入級中結合了主尾流源(MP3和MN3)和輔助尾流源(MP3A和MN3A)，以實現(xiàn)快速瞬態(tài)工作。這些輔助晶體管的尺寸比輸出驅動器MP8和MN8小40倍左右。此外，由于窄幅效應，即MOS晶體管的閾值電壓隨著晶體管寬度的變窄而增加，MP3A和MN3A的閾值電壓變得比MP8和MN8的閾值電壓在穩(wěn)定狀態(tài)下要高。這些效應結合在一起，讓MP3A和MN3A的偏置電流比MP8和MN8的偏置電流小很多。

 

例如，在研究人員的設計中(DC 8.5 V = VDD/2 @VDD = 17 V)，MP3A和MN3A的尺寸是這樣的，閾值電壓被做成937和964 mV，而MP8和MN8的尺寸是這樣的，閾值電壓分別被做成808和831 mV，結果MP3A和MN3A的閾值電壓比MP8和MN8的閾值電壓高約130 mV?，F(xiàn)在，將Pu和Pd的偏置電壓分別設置為VDD 888和910 mV，使其大于MP8和MN8的閾值電壓，而小于MP3A和MN3A的閾值電壓。這導致MP3A和MN3A的偏置電流約為5 nA，與MP3/MN3(1.6 µA)、MP5/MN5(2.1 µA)、MP7/MN7(2.1 µA)和MP8/MN8(5.6 µA)的偏置電流相比，可以忽略不計，導致穩(wěn)態(tài)下放大器的整體偏置電流幾乎沒有增加。

 

圖2.建議的緩沖放大器在整個軌到軌信號范圍內具有面積和功率效率的提升。

 

實驗結果

 

研究人員采用1.6 μm 18 V CMOS技術，設計并制造了一個包含所提出的緩沖放大器的大尺寸平板顯示器(FPD)的列驅動IC。圖3a描繪了列驅動IC的布局圖，其中有源區(qū)占據(jù)了12 685μm2×1010μm2。圖3b顯示，測量到的點反轉中白色圖案(全擺)的輸出波形證明了所提出的輸出緩沖電路具有快速的瞬態(tài)響應。圖4所示為傳統(tǒng)緩沖放大器和所提出的緩沖放大器的仿真輸出波形，其中的沉降行為可以進行比較。仿真的條件是，緩沖放大器在0.2 V～16.8 V的電壓擺幅下，相同地驅動一個8.5ΚΩ的電阻和300 pF的電容作為55英寸TFT-LCD面板的柱線負載。由圖4可知，所提出的輸出緩沖器的上升和下降過渡的沉降時間比傳統(tǒng)緩沖放大器快得多。需要注意的是，為了實現(xiàn)這種高性能，所提出的緩沖放大器所使用的靜態(tài)電流遠遠低于傳統(tǒng)緩沖放大器。

 

圖3.采用所提出的輸出緩沖放大器的列驅動IC。使用所提出的輸出緩沖放大器的列驅動IC。(a)布局圖和(b)測得的白色圖案(VSS2 +0.2 V(0.2 V)-VDD -0.2 V(16.8 V))在點逆中的輸出波形。

 

圖4.緩沖放大器的模擬輸出波形。

 

所提出的緩沖器放大器性能的提高來自于緩沖器可以使用較少的晶體管數(shù)量更有效地實現(xiàn)回轉率的提高，從而獲得更高的面積效率、更低的功耗和更快的沉降。以上提出的實驗評估結果意味著，所提出的緩沖放大器適用于高回轉率工作的放大器，非常適合作為大型高清晰度FPD的列驅動器。

 

結論

 

研究人員提出了一種具有自適應偏置電路的高速、低功耗、軌到軌、折疊式級聯(lián)、AB類輸出緩沖放大器。所提出的緩沖放大器采用了一種緊湊、新穎的自適應偏置方案來提高回轉率。為了獲得更快的瞬態(tài)響應，所提出的自適應偏置方案只需要兩個附加尾流源的晶體管和八個電流鏡的晶體管。這些額外的晶體管可以在回轉期間為核心放大器提供大量的額外偏置電流，而在穩(wěn)態(tài)期間消耗的電流可以忽略不計。所提出的自適應偏置方法可以適用于高回轉率工作的放大器，并且非常適合大型高清晰度FPD中的列驅動器。

 

論文鏈接：https://www.mdpi.com/2079-9292/9/12/2018/htm

 

免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。

 

 

推薦閱讀：