IC引腳未在應(yīng)用中使用如何處置?
發(fā)布時(shí)間:2020-05-18 責(zé)任編輯:lina
【導(dǎo)讀】在電路設(shè)計(jì)中,經(jīng)常會(huì)遇到一些 IC 的引腳并未在應(yīng)用中使用到的情況,那么,該如何處置呢?
在電路設(shè)計(jì)中,經(jīng)常會(huì)遇到一些 IC 的引腳并未在應(yīng)用中使用到的情況,那么,該如何處置呢?首先,當(dāng)然是閱讀此 IC 的產(chǎn)品手冊(cè),查看里面的相關(guān)介紹。其次,即便沒(méi)有從中得到明確的處置信息,也不能等閑置之,我們?nèi)孕枇私馄涔δ?、存在(或?yīng)該存在)的電位、可能(或必須)流進(jìn) / 流出的電流、對(duì)靜電或 RF 影響的靈敏度,以及是否需要其他種類(lèi)的容性或阻性負(fù)載,再?zèng)Q定處置辦法,從而保證整個(gè)系統(tǒng)的安全可靠。
單片機(jī)未使用引腳的合理處理
通常我們并不會(huì)把所有的單片機(jī)的引腳都用完,有時(shí)候我們也在同一個(gè)產(chǎn)品上分高低配,因此如何對(duì)待一些不使用的引腳就成了一個(gè)問(wèn)題。首先我們看一下單片機(jī)引腳的結(jié)構(gòu)。
我們可以發(fā)現(xiàn),一般單片機(jī)的 IO 口都是可以配置的。
CMOS 器件引腳由 N 溝道和 P 溝道場(chǎng)效應(yīng)管,通常在一個(gè)時(shí)刻,只有一個(gè)管子是開(kāi)通的,但是,有一個(gè)非常短的時(shí)間轉(zhuǎn)換期,這兩種管子都會(huì)部分導(dǎo)通,在一個(gè)管子關(guān)閉而另一個(gè)開(kāi)啟的時(shí)候。一個(gè)沒(méi)有端接的輸入口可能振蕩或在一個(gè)中間電平上浮動(dòng),導(dǎo)致所有場(chǎng)效應(yīng)管設(shè)備都將在一個(gè)微導(dǎo)通的狀態(tài),導(dǎo)致了管子的損耗,增加了噪聲,并要消耗額外的電源電流。
(Input Only)輸入專(zhuān)用管腳
1. 使用上拉或下拉電阻,將每個(gè)未使用的引腳拉到 VSS 或 VDD,這是推薦的使用方法
2. 捆綁在一起,并用單個(gè)電阻上拉 / 下拉到 VDD 或地,節(jié)省元件數(shù)量和成本,但是這減少了減少的靈活性。
(Input/Output)輸入 / 輸出引腳
1. 每個(gè)引腳的下拉一個(gè)電阻到地(VSS)。
2. 幾個(gè)引腳連下拉同一個(gè)電阻到地(VSS)。
3. 不連接的針腳,軟件程序配置 IO 口為輸出口,并將它們?cè)O(shè)置為輸出低。
4. 連接一個(gè)電阻到 Vss,軟件程序配置 IO 口為輸出低。
5. 直接連接到地,軟件程序把端口配置成高阻抗輸入口,設(shè)置寄存器為輸出低狀態(tài)。
注意這將引發(fā)雙發(fā)失誤導(dǎo)致的問(wèn)題(引腳從輸入到輸出的變化,輸出從低到高狀態(tài)變化)。
風(fēng)險(xiǎn)在于:
最后,我覺(jué)得還是每個(gè)電阻接到地比較安全。
模擬 IC 未使用引腳注意事項(xiàng)
模擬 IC 上的未使用引腳可能會(huì)通過(guò)靜電放電(ESD)而大大提高器件過(guò)早失效的風(fēng)險(xiǎn)。盡管不用的輸出端可以不用連接,而且一般也如此,但無(wú)論這個(gè)引腳是模擬的還是數(shù)字的,通常最好連接到一個(gè)電源。在單電源系統(tǒng)中,通常連接的是負(fù)電源,即“地”,在雙電源系統(tǒng)中則是中間電源軌,但也有一些重要的例外情況。務(wù)必閱讀淺顯易懂的數(shù)據(jù)手冊(cè),按照其中的建議行事。然而,如果其中沒(méi)有涉及到這一內(nèi)容,接地通常是極佳做法。
未使用的放大器輸入端是一個(gè)重要的例外情況。將放大器未使用的輸入端接地可能會(huì)增加功耗。因此,這種情況下的極佳做法,常常也是唯一安全的做法,是將放大器接成緩沖器,將該輸入端連接到兩個(gè)電源軌之間的某一電位。
CMOS 開(kāi)關(guān)和多路復(fù)用器是對(duì)稱(chēng)器件,其信號(hào)輸入端和輸出端是可以互換的,因此所有未使用的引腳都應(yīng)被視為輸入,而不是輸出。所以,這些引腳都應(yīng)接地。
內(nèi)部上拉或下拉電阻將輸入端上拉至正電源或下拉至地。如果未使用的輸入端具有這樣的一個(gè)電阻,則不需要進(jìn)行連接。然而,如果連接該引腳,則應(yīng)將它與其電阻一樣連接到同一電源,因?yàn)槿魏纹渌B接都會(huì)導(dǎo)致電流流入電阻,帶來(lái)功耗(該功耗可能相當(dāng)小,但只要可能就應(yīng)避免任何浪費(fèi))。
特別要注意未使用的邏輯輸入,因?yàn)樵诓皇褂脮r(shí),某些邏輯輸入必須連接到邏輯 1。此外,某些邏輯輸入具有三種狀態(tài),而不是兩種,開(kāi)路條件也被定義為一種邏輯狀態(tài),這種輸入可能需要保持不連接。
總而言之,必須將未使用 IC 引腳的連接作為模擬電路設(shè)計(jì)過(guò)程的重要部分加以考慮,不可輕視。
FPGA 未使用引腳的配置
在使用 FPGA 過(guò)程中,未使用引腳的配置是很重要的。一般未用管腳設(shè)置成三態(tài)輸入或弱上拉輸入。
以 Altera FPGA 為例,一般是將沒(méi)使用的管腳設(shè)置為三態(tài)輸入比較安全。利用 Quartus II 將未使用管腳設(shè)置為三態(tài)輸入
選擇 Assignments→Settings→Devices and Pin Options,打開(kāi)一個(gè)選項(xiàng)卡,選項(xiàng)卡中選擇 Unused Pins 就可以對(duì)未定義的管腳配置了 As input tri-stated。
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)聯(lián)系小編進(jìn)行處理。
特別推薦
- 數(shù)字儀表與模擬儀表:它們有何區(qū)別?
- 基于APM32F411的移動(dòng)電源控制板應(yīng)用方案
- 基于GD32F407VET6主控芯片的永磁同步電機(jī)控制器設(shè)計(jì)
- 光迅科技發(fā)布O波DWDM光模塊
- 長(zhǎng)光辰芯發(fā)布16MP全局快門(mén)CMOS圖像傳感器
- Murata推出更適合薄型設(shè)計(jì)應(yīng)用場(chǎng)景的3.3V輸入、12A輸出的DCDC轉(zhuǎn)換IC
- 合熠智能推出超小型激光光電傳感器,堅(jiān)固耐用,精準(zhǔn)檢測(cè)
技術(shù)文章更多>>
- 從幾大典型場(chǎng)景,看安森美賦能邊緣智能應(yīng)用的高性能“產(chǎn)品力”
- 【測(cè)試案例分享】 如何評(píng)估熱載流子引導(dǎo)的MOSFET衰退
- 深入探討適用于低功耗工業(yè)電機(jī)控制的CANopen協(xié)議
- 是德科技掀起新革命:通用示波器正式邁入14bit ADC時(shí)代
- DigiKey與 Lippincott 合作品牌煥新項(xiàng)目榮獲2025年度 Graphis 設(shè)計(jì)大賽金獎(jiǎng)
技術(shù)白皮書(shū)下載更多>>
- 車(chē)規(guī)與基于V2X的車(chē)輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車(chē)安全隔離的新挑戰(zhàn)
- 汽車(chē)模塊拋負(fù)載的解決方案
- 車(chē)用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門(mén)搜索
Cirrus Logic
CNR
CPU
CPU使用率高
Cree
DC/AC電源模塊
dc/dc
DC/DC電源模塊
DDR2
DDR3
DIY
DRAM
DSP
DSP
D-SUB連接器
DVI連接器
EEPROM
Element14
EMC
EMI
EMI濾波器
Energy Micro
EPB
ept
ESC
ESD
ESD保護(hù)
ESD保護(hù)器件
ESD器件
Eurotect