峰值檢波器，顧名思義，就是在波動信號中檢出最大幅值的裝置。它是一個能記憶信號峰值的電路，其輸出電壓的大小，一直追隨輸入信號的峰值，而且保持在輸入信號的最大峰值。

 

本文將回顧傳統(tǒng)有源峰值檢波器電路的工作原理，著重闡述限制帶寬的參數(shù)和組件；提出消除這些局限性的改進措施并給出比較新電路之性能的仿真結果。

 

 

圖 1 和圖 2 描繪了兩款峰值檢波器實施方案。圖 1 中的電路是傳統(tǒng)的峰值檢波器。圖 2 中的電路則解決了傳統(tǒng)峰值檢波器的局限性。該討論將回顧傳統(tǒng)峰值檢波器的工作原理，重點闡述電路的局限性，說明改進型電路怎樣克服了這些局限性，并探討進一步改善電路的方法（如圖 3 所示）。

圖 1 中的電路用于捕捉輸入電壓 （IN） 的峰值。當 IN 為正時，D1 為反向偏置，D2 為正向偏置，而且在反饋電阻器 R2 中沒有電流流動。于是，輸出電壓 （OUT） 跟蹤輸入電壓 （IN），因為外面的反饋環(huán)路把 U1 的輸入驅動至虛短路 （V+ = V-）。由于 U2 被配置為一個電壓跟隨器，因此輸出電壓跟蹤電容器 C1 上的電壓。C1 由 U1 的輸出電流通過 D2 充電至該電壓。R1 負責防止 U1 超過其短路輸出電流，并把 U1 與 C1 的電容相隔離，從而避免發(fā)生振鈴或甚至振蕩。只要輸入電壓為正和不斷地增大，這種狀態(tài)就會保持。

 

當輸入電壓減小時，圖 1 中的電路改變狀態(tài)。D2 在輸入電壓減小時為反向偏置，因為 U1的輸出 （D2 的正極） 降至低于 D2 的負極電壓 （它等于存儲在 C1 上的前一個峰值電壓）。在該狀態(tài)中外面的反饋環(huán)路斷裂，而且 U1 的輸出試圖對齊到負軌電壓。D1 在該狀態(tài)中為正向偏置，并提供至 U1 的局部反饋，U1 把 D2 的正極箝位在比輸入電壓低一個二極管壓降。這種保持狀態(tài)將維持到輸入電壓超過電容器電壓（其等于輸出電壓） 為止。D1 箝位縮短了從保持狀態(tài)返回跟蹤狀態(tài)的轉換時間。

 

速度是圖 1 所示傳統(tǒng)峰值檢波器電路的主要局限。輸出電壓的變化速度不能快于 C1 的充電速度。C1 的充電速度受限于 U1 的短路輸出電流、D2 的正向電壓降、D2 的換向速度以及由 R1 和 C1 形成之時間常數(shù)的指數(shù)上升。

 

 

圖 2 所示電路的速度和誤差指標好于圖 1 中的電路。這些改進是克服了傳統(tǒng)峰值檢波器某些局限性的結果。請注意，整流二極管變更為肖特基勢壘型。這種改變減小了正向電壓降，從而增大了流過 C1 的初始充電電流。此外，肖特基二極管較快的恢復時間還加快了從跟蹤狀態(tài)至保持狀態(tài)的轉換速度。而且，肖特基二極管較低的反向恢復電荷減少了 C1 上的消隱脈沖電平誤差。

雖然肖特二極管上的電壓降較低，但是它直接轉化為輸出，因為沒有外面的反饋環(huán)路對它實施補償，而圖 1 所示的傳統(tǒng)電路中有這樣的環(huán)路。該電路通過利用 U1 的局部反饋環(huán)路中的一個匹配肖特基二極管對它進行平衡以補償該二極管壓降。如果對匹配的二極管施加了相似的偏置，則兩個二極管的壓降將大部分抵消。R2 設定 D1 中的偏置電流，這將使得 D1 的壓降能夠抵消 D2 的壓降，并最大限度地減小該誤差。

 

R5 和 R6 形成了一個降低輸入電壓之電平的阻性分壓器。D3 把輸入電壓箝位在比 0V 低一個二極管壓降，這就讓出了負電源軌的 U1 和 U2。

 

LTC®6244 是一款雙路高速、單位增益穩(wěn)定的 CMOS 運算放大器，具有 50MHz 的增益帶寬、 40V/µs 的轉換速率、1pA 的輸入偏置電流、低輸入電容和軌至軌輸出擺幅。0.1Hz 至 10Hz 噪聲僅為 1.5µVP-P，而且，1kHz 噪聲保證低于 12nV/√Hz。這種卓越的 AC 和噪聲性能與寬電源操作范圍、僅 100µV 的最大失調電壓以及僅 2.5µV/ºC 的失調漂移相結合，使其適合在該應用中使用。

 

 

圖 3 中的電路利用了圖 2 所示改進型峰值檢波器的方法，并增設了一個電流提升器以增加 C1 的充電電流。電流提升的峰值檢波器用匹配的 NPN雙極結型晶體管 （BJT） 取代了匹配二極管。該電路的工作方式與圖 2 中的電路完全相同，但是它對 C1 充電的速度則大幅度地加快了。

該拓撲給肖特基二極管方法提供了一些替代方案。C1 充電電流增大的倍數(shù)等于共集電極 BJT 配置的電流增益。此外，該拓撲還給 C1 提出了一個較低的源阻抗。R3 不再需要，因為發(fā)射極跟隨器具有大于 U2 的電流供應能力。因此，充電時間常數(shù)幾乎被免除了。圖 3 中電路的速度受限于 U2 的帶寬和發(fā)射極跟隨器的單位增益頻率 （fT） 當中較小的那個。Q1 的基極-發(fā)射機結的電壓降可采用與圖 2 中 D2 和 D3 平衡相同的方式由 Q2 的基極-發(fā)射極結抵消。

 

 

編者認為圖3所示的電流提升型峰值檢波器的改進并非沒有代價。然而，對于那些速度和精度十分要緊的應用來說，為了實現(xiàn)這些電路改進而增加功率耗散、組件數(shù)目和復雜性可能是很值得的。