靜電不能被消除，只能被控制。

 

控制ESD的基本方法：

 

 

從機(jī)構(gòu)上做好靜電的防護(hù)，用絕緣的材料把PCB板密封在外殼內(nèi)，不論有多少靜電都不能到釋放到PCB上。

 

有了ESD，迅速讓靜電導(dǎo)到PCB板的主GND上，可以消除一定能力的靜電。

 

對(duì)于金屬外殼接地的產(chǎn)品我來(lái)分析一下ESD問(wèn)題。

 

先來(lái)分析金屬外殼的整機(jī)系統(tǒng)的ESD的設(shè)計(jì)，參考如下結(jié)構(gòu)：

 

 

1、靜電釋放于機(jī)殼，由于沒(méi)有理想的接地，會(huì)在機(jī)殼上建立電壓V。

 

電壓的幅度與接地線阻抗、機(jī)殼與大地的電容、機(jī)殼與內(nèi)部電路的電容有關(guān)。

 

dv／dt也主要與電容有關(guān)。

 

2、系統(tǒng)地與機(jī)殼地分離的電子產(chǎn)品，內(nèi)部電路也不會(huì)設(shè)計(jì)成與機(jī)殼連通，所以干擾進(jìn)入內(nèi)部電路主要是耦合方式。通過(guò)耦合方式進(jìn)入電子產(chǎn)品內(nèi)部的情況，與機(jī)殼上建立的dv／dt，接地線上建立的di／dt有關(guān)，與機(jī)殼上建立的電壓絕對(duì)值不直接相關(guān)。這也是大機(jī)箱的電子設(shè)備不易受干擾干擾的原因，對(duì)地電容比較大，不易建立較大的dV／dt和di／dt。

 

建立電壓的絕對(duì)值與絕緣強(qiáng)度不夠造成間隙放電有關(guān)。

 

3、如果耦合是干擾的主要路徑，我們可以采取一些措施，措施可以是很多不同的方法。一般來(lái)說(shuō)耦合路徑會(huì)比較多，有一些還不易察覺(jué)，直接采取阻斷耦合路徑的方法不易實(shí)現(xiàn)，除非通過(guò)結(jié)構(gòu)分析、干擾分析發(fā)現(xiàn)了明確的結(jié)構(gòu)問(wèn)題或者路徑。拉開(kāi)距離可以減小耦合電容，間隙襯墊聚四氟乙烯等材料也可以減小電容，從而減少耦合強(qiáng)度。

 

實(shí)際我有看到客戶的電子產(chǎn)品有這樣的問(wèn)題：

 

A．內(nèi)部電路有連接線走線時(shí)直接貼住機(jī)殼了，這就會(huì)存在設(shè)計(jì)結(jié)構(gòu)的問(wèn)題。

 

B．一根高阻抗的輸入線與一根本來(lái)沒(méi)有干擾的導(dǎo)線捆扎走線，而這個(gè)根本沒(méi)有干擾的導(dǎo)線有一段比較靠近機(jī)殼，這也會(huì)有耦合ESD的問(wèn)題。

 

4、或多或少總有一部分干擾經(jīng)耦合進(jìn)入內(nèi)部電路，是否能處理好這些耦合進(jìn)來(lái)的干擾；系統(tǒng)接地是關(guān)鍵。

 

連續(xù)的、靠得住的系統(tǒng)接地，可以承載內(nèi)部電路不受外部干擾，不管系統(tǒng)地是否實(shí)際接大地。參考上圖中的耦合路徑分析箭頭路徑分析。

 

在我進(jìn)行ESD的內(nèi)部結(jié)構(gòu)電路的PCB分析時(shí)，我們可以看到在IO線端口見(jiàn)到電阻電容的設(shè)計(jì)，這些電容可以把耦合過(guò)來(lái)的干擾導(dǎo)入系統(tǒng)地。

 

當(dāng)干擾源阻抗比較低時(shí)，同時(shí)信號(hào)允許的情況下，可以串電阻或者磁珠改善。

 

注意：對(duì)于高頻電路，電容對(duì)干擾和有用信號(hào)同時(shí)起作用，所以不能用于高頻信號(hào)電路。但使用TVS器件時(shí)（較小的結(jié)電容）電壓高于信號(hào)電壓，基本對(duì)有用信號(hào)沒(méi)有影響。

 

有必要說(shuō)明一下：當(dāng)信號(hào)電平為0時(shí)，從0電平開(kāi)始干擾信號(hào)就需要消耗能量給電容充電，適當(dāng)電容量可以吸收掉干擾能量，使干擾電平達(dá)不到邏輯動(dòng)作電平，電子產(chǎn)品電路不受干擾。TVS在這個(gè)過(guò)程中基本不起作用，即便干擾電平已經(jīng)達(dá)到邏輯動(dòng)作電平。

 

很多時(shí)候由于干擾能量是吸收不完會(huì)穿過(guò)PCB，會(huì)通過(guò)CPU／MCU，如上圖中的箭頭所示路徑。

 

所以后面我再分析電子產(chǎn)品內(nèi)部ESD的問(wèn)題設(shè)計(jì)時(shí)知道：一方面我們要規(guī)劃干擾在PCB上的路徑（注意這是在布板PCB板時(shí)需要提前規(guī)劃）；另一方面要盡量控制干擾幅度。

 

5、空氣放電主要是空間的輻射成分，已沒(méi)有明確的路徑，對(duì)于容性耦合情況，受擾部位會(huì)有較大面積以及較近的距離，不太容易識(shí)別路徑，所以從敏感部位入手比較容易。

 

實(shí)際的ESD都是非常高電壓的空氣放電模式，空間放電于接縫、插座、按鍵等。

 

相對(duì)接觸放電，空氣放電干擾情況要復(fù)雜很多。

 

 

最常見(jiàn)的是金屬殼與按鍵、顯示屏的縫隙；也很容易出現(xiàn)顯示的故障。

在對(duì)金屬殼體做接觸放電通過(guò)的前提下，需要對(duì)這些縫隙做空氣放電，可能出現(xiàn)干擾情況如：顯示閃爍、誤讀按鍵、機(jī)器重啟復(fù)位等。

 

我們要首先排除放電火花直接進(jìn)入電子產(chǎn)品或設(shè)備的情況，干擾過(guò)程相對(duì)簡(jiǎn)單，我們可以尋找一下放電怎么會(huì)繞過(guò)殼體。

 

處理也簡(jiǎn)單：縮小縫隙，內(nèi)部電路控制好絕緣間距。

 

比較常見(jiàn)的是放電火花落在金屬殼體上出現(xiàn)干擾。

 

接觸與空氣放電于殼產(chǎn)生的干擾是不同的。

 

接觸放電于金屬殼體，產(chǎn)生比較大的di／dt，在結(jié)構(gòu)件接地良好的情況下，僅有微弱的dv／dt?？諝夥烹娪诮饘贇んw，槍頭有較大dv／dt，槍前部高壓部分體積越大，這個(gè)dv／dt越強(qiáng)；這個(gè)dv／dt很可能超過(guò)接觸放電在接地不良金屬構(gòu)件上產(chǎn)生的大的電壓V。

 

同時(shí)火花有較大的di／dt，也就是說(shuō)有突變電場(chǎng)與磁場(chǎng)。突變電場(chǎng)以近場(chǎng)容性耦合的方式從絕緣構(gòu)件部位耦合到內(nèi)部電路，突變磁場(chǎng)以近場(chǎng)感性耦合方式穿透絕緣件進(jìn)入內(nèi)部電路。

 

我在進(jìn)行電子產(chǎn)品整機(jī)ESD設(shè)計(jì)時(shí)通常建議分三步走：

 

（1）防止外部電荷流入電路板而產(chǎn)生瞬態(tài)耦合干擾；

 

（2）防止外部磁場(chǎng)對(duì)電路板產(chǎn)生瞬態(tài)耦合干擾；

 

（3）防止靜電場(chǎng)產(chǎn)生的瞬態(tài)耦合干擾。

 

在發(fā)生 ESD 問(wèn)題時(shí)，解決方案有：

 

－ 改進(jìn)系統(tǒng)的接地設(shè)計(jì)（包括機(jī)箱機(jī)柜、控制面板、通信電纜連接）。

 

－ 改進(jìn)電路板的接地設(shè)計(jì)，對(duì)外接口 ESD 接地的設(shè)計(jì)。

 

－ 發(fā)現(xiàn)系統(tǒng)死機(jī)、復(fù)位或通信錯(cuò)誤的根本原因，在PCB 板進(jìn)行相應(yīng)信號(hào)處理和在軟件上進(jìn)行處理， 也是解決 ESD 問(wèn)題 的最好辦法，費(fèi)用最低，但難度較大、較為耗時(shí)。

 

我再總結(jié)一下，對(duì)于電子產(chǎn)品／設(shè)備－整機(jī)級(jí)的堵和導(dǎo)

 

1、外殼和結(jié)構(gòu)件：金屬以及可導(dǎo)電的電鍍材料等，屬于容易吸引和聚集靜電的材料；ESD要求很高的項(xiàng)目要盡可能避免使用這些材料。

 

2、必須使用導(dǎo)體材料時(shí)：結(jié)構(gòu)上要事先預(yù)留有效而布局均勻的接地點(diǎn)；一般來(lái)說(shuō)，頂針或者金屬?gòu)椘慕拥匦Ч麅?yōu)于導(dǎo)電泡棉和導(dǎo)電布。

 

3、無(wú)法做接地處理的例如電鍍側(cè)鍵等，需要重點(diǎn)在主板上做特別處理。包括：

 

（1）增加壓敏電阻、TVS或者電容等器件；

 

（2）預(yù)留GND管腳；

 

（3）板邊露銅吸引靜電放電；

 

4、外殼上的金屬件，距離器件和走線必須大于2．2mm以上距離。

 

5、堆疊上避免器件裸露于孔、縫邊；如果無(wú)法避免的話，則要在組裝上想辦法堵；常見(jiàn)的做法有粘貼高溫膠帶或者防靜電膠帶等阻隔；所有結(jié)構(gòu)設(shè)計(jì)需要留有增加隔離片的空間。

 

如需了解更多應(yīng)用細(xì)節(jié) ＆ EMC相關(guān)－6大設(shè)計(jì)系列：