1 PCB板的選取

在PCB板設計中，相近傳輸線上的信號之間由于電磁場的相互耦合而發(fā)生串擾，因此在進行PCB的電磁兼容設計時，首先考慮PCB的尺寸，PCB尺寸過大，印制線過長，阻抗必然增加，抗噪聲能力下降，成本也會增加;PCB尺寸過小，鄰近傳輸線之間容易發(fā)生串擾，而且散熱性能不好。

根據(jù)電源、地的種類、信號線的密集程度、信號頻率、特殊布線要求的信號數(shù)量、周邊要素、成本價格等方面的綜合因素來確定PCB板的層數(shù)。要滿足EMC的嚴格指標并且考慮制造成本，適當增加地平面是PCB的EMC設計最好的方法之一。對電源層而言，一般通過內電層分割能滿足多種電源的需要，但若需要多種電源供電，且互相交錯，則必須考慮采用兩層或兩層以上的電源平面。對信號層而言，除了考慮信號線的走線密集度外，從EMC的角度，還需要考慮關鍵信號的屏蔽或隔離，以此確定是否增加相應層數(shù)。
　
2 PCB板的布局設計
　　
PCB的布局通常應遵循以下原則：
　　
(1)盡量縮短高頻元器件之間的連線，減少他們的分布參數(shù)和相互之間的電磁干擾。容易受干擾的元件不能靠得太近，輸入輸出應盡量遠離。
　　
(2)某些元器件或導線之間可能有較高的電壓，應加大他們之間的距離，以免放電引出意外短路。
　　
(3)發(fā)熱量大的器件應為散熱片留出空間，甚至應將其裝在整機的底版上，以利于散熱。熱敏元件應遠離發(fā)熱元件。
　　
(4)按照電路的流程安排各功能單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。
　　
(5)以每個功能模塊的核心元件為中心，圍繞它進行布局，盡量減少和縮短各元器件之間的引線和連接長度。
　　
(6)綜合考慮各元件之間的分布參數(shù)。盡可能使元器件平行排列，這樣不僅有利于增強抗干擾能力，而且外觀美觀，易于批量生產。

3 元器件的布局設計
　　
相比于分立元件，集成電路元器件具有密封性好、焊點少、失效率低的優(yōu)點，應優(yōu)先選用。同時，選用信號斜率較慢的器件，可降低信號所產生的高頻成分，充分使用貼片元器件能縮短連線長度，降低阻抗，提高電磁兼容性。
　　
元器件布置時，首先按一定的方式分組，同組的放在一起，不相容的器件要分開布置，以保證各元器件在空間上不相互干擾。另外，重量較大的元器件應采用支架固定。

4 PCB板的布線設計
　　
PCB布線設計總的原則是先時鐘、敏感信號線，再布高速信號線，最后不重要信號線。布線時，在總的原則前提下，還需考慮以下細節(jié)：
　　
(1)在多層板布線中，相鄰層之間最好采用“井”字形網(wǎng)狀結構。
　　
(2)減少導線彎折，避免導線寬度突變，為防止特性阻抗變化，信號線拐角處應設計成弧形或用45度折線連接。

(3)PCB板的最外層導線或元器件離印制板邊緣距離不小于2mm，不但可防止特性阻抗變化，還有利于PCB裝夾。
　　
(4)對于必須鋪設大面積銅箔的器件，應該用柵格狀，并且通過過孔與地層相連。
　　
(5)短而細的導線能有效抑制干擾，但太小的線寬會增加導線電阻，導線的最小寬度可視通過導線的最大電流而定，一般而言，對于厚度為0.05mm，寬度為1mm銅箔允許的電流負荷為1A。對于小功率數(shù)字集成電路，選用0.2-0.5mm線寬即可。在同一PCB中，地線、電源線寬應大于信號線。

5 PCB板的電源線設計
　　
(1)根據(jù)印制板PCB電流的大小，盡量加粗電源線和地線的寬度，減少環(huán)路電阻，同時，使電源線地線的走向和數(shù)據(jù)傳遞方向一致，有助于增強抗噪聲能力。
　　
(2)盡量選用貼片元件，縮短引腳長度，減少去耦電容供電回路面積，減少元件分布電感的影響。
　　
(3)在電源變壓器前端加電源濾波器，抑制共模噪聲和差模噪聲，隔離外部和內部脈沖噪聲的干擾。
　　
(4)印制電路板的供電線路應加上濾波電容和去耦電容。在板的電源引入端加上較大容量的電解電容做低頻濾波，再并聯(lián)一個容量較小的瓷片電容做高頻濾波。
　　
(5)不要把模擬電源和數(shù)字電源重疊放置，以免產生耦合電容，造成相互干擾。

6 PCB板的地線設計
　　
(1)為了減少地環(huán)路干擾，必須想辦法消除環(huán)路電流的形成，具體可采用隔離變壓器，光耦隔離等切斷地環(huán)路電流的形成或采用平衡電路消除環(huán)路電流等。
　　
(2)為了消除公共阻抗的耦合，應減小公共地線部分的阻抗，加粗導線或對地線鋪銅;另一方面可通過適當?shù)慕拥胤绞奖苊庀嗷ジ蓴_，如并聯(lián)單點接地，串聯(lián)混合單點接地，徹底消除公共阻抗。
　　
(3)為消除數(shù)字器件對模擬器件的干擾，數(shù)字地和模擬地應分開，并單獨設置模擬地和數(shù)字地。高頻電路多采用串聯(lián)接地方式，地線要短而且粗，高頻元件周圍盡量用柵格狀大面積鋪銅加以屏蔽。

7 PCB板的晶振電路的布局
　　
晶振電路的頻率較高，這使它成為系統(tǒng)中的重要干擾源。關于晶振電路的布局，有以下注意事項：
　　
(1)晶振電路盡量靠近集成塊，所有連接晶振輸入/輸出端的印制線盡量短，以減少噪聲干擾及分布電容對晶振的影響。
　　
(2)晶振電容地線應使用盡量寬而短的印制線連接至器件上;離晶振最近的數(shù)字地引腳，應盡量減少過孔。
　　
(3)晶振外殼接地。

8 PCB板的靜電防護設計
　　
靜電放電的特點是高電位、低電荷、大電流和短時間，對PCB設計的靜電防護問題可從以下幾方面進行考慮：
　　
(1)盡量選擇抗靜電等級高的元器件，抗靜電能力差的敏感元件應遠離靜電放電源。試驗證明，每千伏靜電電壓的擊穿距離約1mm，因此若將元器件同靜電放電源保持16mm距離，即可抵抗約16KV的靜電電壓。
　　
(2)保證信號回流具有最短通路，有選擇性的加入濾波電容和去耦電容，提高信號線的靜電放電免疫能力。
　　
(3)采用保護器件如電壓瞬態(tài)抑制二極管，對電路進行保護設計。
　　
(4)相關人員在接觸PCB時務必帶上靜電手環(huán)，避免人體電荷移動而導致靜電積累損傷。