信號(hào)完整性(SI)和電源完整性(PI)是兩種不同但領(lǐng)域相關(guān)的分析，涉及數(shù)字電路正確操作。在信號(hào)完整性中，重點(diǎn)是確保傳輸?shù)?在接收器中看起來就像 1(對(duì)0同樣如此)。在電源完整性中，重點(diǎn)是確保為驅(qū)動(dòng)器和接收器提供足夠的電流以發(fā)送和接收1和0。因此，電源完整性可能會(huì)被認(rèn)為是信號(hào)完整性的一個(gè)組成部分。實(shí)際上，它們都是關(guān)于數(shù)字電路正確模擬操作的分析。

分析的必要性

如果計(jì)算資源是無限的，這些不同類型的分析可能不存在。整個(gè)電路將會(huì)被分析一次，而電路某一部分中的問題將會(huì)被識(shí)別并消除。但除了受實(shí)際上可仿真哪些事物的現(xiàn)實(shí)束縛之外，具有不同領(lǐng)域分析的優(yōu)點(diǎn)在于，可成組解決特定問題，而無需歸類為“可能出錯(cuò)的任何事物”。在信號(hào)完整性中，例如，重點(diǎn)是從發(fā)射器到接收器的鏈路。可僅為發(fā)射器和接收器以及中間的一切事物創(chuàng)建模型。這使得仿真信號(hào)完整性變得相當(dāng)簡(jiǎn)單。另一方面，要仿真電源完整性可能有點(diǎn)困難，因?yàn)?ldquo;邊界”有點(diǎn)不太明確，且實(shí)際上對(duì)信號(hào)完整性領(lǐng)域中的項(xiàng)目具有一定的依賴性。

在信號(hào)完整性中，目標(biāo)是消除關(guān)于信號(hào)質(zhì)量、串?dāng)_和定時(shí)的問題。所有這些類型的分析都需要相同類型的模型。它們包括驅(qū)動(dòng)器和接收器、芯片封裝及電路板互連(由走線及過孔、分立器件和/或連接器組成)的模型。驅(qū)動(dòng)器和接收器模型包括關(guān)于緩沖器阻抗、翻轉(zhuǎn)率和電壓擺幅的信息。通常，IBIS 或 SPICE 模型用作緩沖器模型。這些模型與互連模型結(jié)合使用來運(yùn)行仿真，從而確定接收器中的信號(hào)情況。

互連將主要包括行為類似于傳輸線的電路板走線。此類傳輸線具有阻抗、延遲和損耗特性。它們的特性決定了所連接的驅(qū)動(dòng)器和接收器與彼此進(jìn)行交互的方式。互連的電磁特性必須使用某種類型的場(chǎng)求解器進(jìn)行求解，該場(chǎng)求解器通過可與信號(hào)完整性仿真器結(jié)合使用的電路元件或 S 參數(shù)模型來描述其特征。大多數(shù)走線均可建模為一個(gè)均勻的二維橫截面。該橫截面足以計(jì)算走線的阻抗特性。阻抗將會(huì)影響信號(hào)線上接收器中的波形形狀。最基本的信號(hào)完整性分析包括設(shè)置電路板疊層(包括適當(dāng)?shù)慕殡妼雍穸?，以及查找正確的走線寬度，以實(shí)現(xiàn)一定的走線目標(biāo)阻抗。

與過孔相比，對(duì)走線進(jìn)行建模會(huì)相對(duì)比較容易。當(dāng)對(duì)較快的信號(hào)進(jìn)行信號(hào)完整性分析時(shí)，適當(dāng)?shù)倪^孔建模就變得非常重要。通常，千兆位信號(hào)需要通過三維場(chǎng)求解器對(duì)模型特征進(jìn)行適當(dāng)?shù)孛枋觥Ｐ疫\(yùn)的是，這些信號(hào)往往是不同的，這使它們的影響相對(duì)局部化。穿過過孔的快速、單端信號(hào)與配電網(wǎng)絡(luò)(PDN)進(jìn)行強(qiáng)有力地交互。從這些過孔返回的電流穿過附近的縫合孔、縫合電容器和/或平面對(duì)(組成PDN且需要建模以進(jìn)行電源完整性分析的相同元器件)。


在電源完整性分析中，較高頻率的能量分布在整個(gè)傳輸平面上。這立即使此分析比基本信號(hào)完整性更復(fù)雜，因?yàn)槟芰繉⒀豿和y方向移動(dòng)，而不是僅沿傳輸線一個(gè)方向移動(dòng)。在直流中，建模需要計(jì)算走線的串聯(lián)電阻、平面形狀和過孔相對(duì)較為簡(jiǎn)單。但是對(duì)于高頻率，分析PDN的不同位置上電源與地面之間的阻抗需要復(fù)雜的計(jì)算。阻抗將根據(jù)電路板的位置(電容器的放置位置、安裝方式、類型及電容值)而異。高頻行為(如安裝電感和平面擴(kuò)散電感)需要包括在建模中，以便生成準(zhǔn)確的去耦分析結(jié)果。存在簡(jiǎn)單版本的去耦分析(通常稱為集總分析)，在此分析中，會(huì)將PDN視為一個(gè)節(jié)點(diǎn)來計(jì)算其阻抗。這通常是可一次性成功的有效而快速的初步分析，可確保有足夠的電容器且它們具有正確的值。然后，運(yùn)行分布式去耦分析可確保在電路板的不同位置滿足PDN的所有阻抗需求。

信號(hào)完整性仿真

信號(hào)完整性仿真重點(diǎn)分析有關(guān)高速信號(hào)的3個(gè)主要問題：信號(hào)質(zhì)量、串?dāng)_和時(shí)序。對(duì)于信號(hào)質(zhì)量，目標(biāo)是獲取具有明確的邊緣，且沒有過度過沖和下沖的信號(hào)。通常，可以通過添加某種類型的端接以使驅(qū)動(dòng)器的阻抗與傳輸線的阻抗相匹配來解決這些問題。對(duì)于多點(diǎn)分支總線，并非總能匹配阻抗，因此，需要將端接和拓?fù)涞拈L度變化相結(jié)合來控制反射，使得它們不會(huì)對(duì)信號(hào)質(zhì)量和時(shí)序產(chǎn)生不利影響。


可以運(yùn)行這些相同的仿真，以確定信號(hào)經(jīng)過電路板時(shí)的傳輸時(shí)間。電路板時(shí)序是系統(tǒng)時(shí)序的一個(gè)重要組成部分，并受線路長度、其在經(jīng)過電路板時(shí)的傳播速度以及接收器中波形形狀的影響。由于波形的形狀確定了接收的信號(hào)穿越邏輯閾值的時(shí)間，因此，它對(duì)于時(shí)序來說是非常重要的。這些仿真通常會(huì)驅(qū)動(dòng)走線長度約束的變化。
通常運(yùn)行的另一個(gè)信號(hào)完整性仿真是串?dāng)_。這涉及多條相互耦合的傳輸線。隨著走線擠進(jìn)密集的電路板設(shè)計(jì)，了解它們正在相互耦合多少能量對(duì)于消除因串?dāng)_產(chǎn)生的錯(cuò)誤是非常重要的。這些仿真將推動(dòng)走線之間的最小間距要求。
[page]
電源完整性仿真

在電源完整性分析中，主要仿真類型有直流壓降分析、去耦分析和噪聲分析。直流壓降分析包括對(duì)PCB上復(fù)雜走線和平面形狀的分析，可用于確定由于銅的電阻將損失多少電壓。此外，還可以使用直流壓降分析來確定高電流密度區(qū)域。實(shí)際上，可以使用熱仿真器對(duì)它們進(jìn)行協(xié)同仿真，以查看熱效應(yīng)。幸運(yùn)的是，針對(duì)直流壓降問題的解決方案非常簡(jiǎn)單：添加更多的金屬。這些額外金屬可能會(huì)采用更寬和/或更厚的走線和平面形狀、額外平面或額外過孔。


上面簡(jiǎn)要討論的去耦分析旨在確定和最大限度減少電路板不同IC位置上電源與地面之間的阻抗。去耦分析通常會(huì)驅(qū)動(dòng)PDN中所用電容器的值、類型和數(shù)量的變化。因此，它需要包括寄生電感和電阻的電容器模型。它還會(huì)驅(qū)動(dòng)電容器安裝方式的變化和/或電路板疊層的變化，以滿足低阻抗要求。

噪聲分析的類型可能會(huì)有所不同。它們可以包括圍繞電路板傳播的、來自IC電源管腳中的噪聲，可通過去耦電容器對(duì)其進(jìn)行控制。通過噪聲分析，可以調(diào)查噪聲如何從一個(gè)過孔耦合到另一個(gè)過孔，可以對(duì)同步開關(guān)噪聲進(jìn)行分析。在許多情況下，這種噪聲是由信號(hào)切換(從1到0及從0到1)引起的，因此它與信號(hào)完整性密切相關(guān)。但在所有情況下，這些電源完整性分析的最終目標(biāo)是驅(qū)動(dòng)PDN的變化：電源/地面平面對(duì)、走線、電容器和過孔。


PDN不僅充當(dāng)為IC提供電流的手段，還用作信號(hào)的返回電流路徑。信號(hào)完整性與電源完整性之間的大量交叉發(fā)生在過孔中。對(duì)于穿過過孔的單端信號(hào)來說，PDN充當(dāng)該信號(hào)的返回電流路徑。附近的過孔或電容器為返回電流提供路徑，以使其從一個(gè)平面移至下一個(gè)平面。因此，PDN實(shí)際上決定了該單端過孔的阻抗和延遲特性，并且對(duì)于更快的單端信號(hào)(如DDR3和DDR4)的精確建模來說是至關(guān)重要的。使用這一相同的SI/PI組合過孔模型，可以分析從一個(gè)過孔到下一個(gè)過孔的耦合，以及信號(hào)通過過孔到PDN的耦合。

同樣地，PDN對(duì)于最大限度減少可能由多個(gè)信號(hào)切換(通常稱為SSN)同時(shí)引起的噪聲來說是至關(guān)重要的。如果在IC電源管腳中的PDN阻抗太高，當(dāng)所有驅(qū)動(dòng)器同時(shí)切換時(shí)，它們的切換電流將產(chǎn)生電壓，而該電壓可在信號(hào)本身中觀察到?？赏ㄟ^利用去耦分析設(shè)計(jì)一個(gè)出色的低阻抗PDN來消除此問題。全面仿真此問題以查看對(duì)信號(hào)的影響，要求能夠同時(shí)執(zhí)行信號(hào)完整性分析和電源完整性分析。驅(qū)動(dòng)器的SPICE模型傳統(tǒng)上用于執(zhí)行此類分析，但更新的IBIS模型也具有相應(yīng)的基礎(chǔ)架構(gòu)，以包括在查找信號(hào)完整性時(shí)的PDN影響。

信號(hào)完整性和電源完整性的分析對(duì)于成功的高速數(shù)字設(shè)計(jì)來說是至關(guān)重要的。它們?yōu)樾枰M(jìn)行哪些設(shè)計(jì)更改提供了有價(jià)值的見解。此外，隨著建模方法和計(jì)算能力的改善，如果能夠同時(shí)仿真這兩種類型的完整性，則會(huì)清楚地了解電路的實(shí)際行為、設(shè)計(jì)中真正存在的利潤以及它們?nèi)绾螌?shí)現(xiàn)最佳可能性能。

相關(guān)閱讀：

提供高達(dá)10Gbps出色信號(hào)完整性的連接器系統(tǒng)
PCB高速信號(hào)完整性整體分析設(shè)計(jì)
常用信號(hào)完整性的測(cè)試手段和在設(shè)計(jì)的應(yīng)用