【導(dǎo)讀】使用寬帶隙半導(dǎo)體作為高頻開(kāi)關(guān)為實(shí)現(xiàn)更高的功率轉(zhuǎn)換效率提供了有力支持。一個(gè)示例是，碳化硅開(kāi)關(guān)可以實(shí)施為SiC MOSFET或以共源共柵結(jié)構(gòu)實(shí)施為SiC FET。本白皮書(shū)追溯了SiC FET的起源和發(fā)展，直至最新一代產(chǎn)品，并將其性能與替代技術(shù)進(jìn)行了比較。
白皮書(shū)
當(dāng)然，接近完美的電子開(kāi)關(guān)已經(jīng)存在很長(zhǎng)一段時(shí)間了，但是我們這里要談的不是機(jī)械開(kāi)關(guān)。現(xiàn)代功率轉(zhuǎn)換依賴的是半導(dǎo)體開(kāi)關(guān)，它們最好在打開(kāi)時(shí)沒(méi)有電阻，在關(guān)閉時(shí)電阻和耐受電壓無(wú)限大，并能在簡(jiǎn)單驅(qū)動(dòng)下以任意快的速度在開(kāi)關(guān)狀態(tài)間切換且沒(méi)有瞬時(shí)功率損耗。
在這個(gè)重視能源與成本的世界中，這些特征可以讓電源、逆變器、電池充電器、電機(jī)驅(qū)動(dòng)等器件實(shí)現(xiàn)更高的功率轉(zhuǎn)換效率。隨之而來(lái)的好處是設(shè)備體積、重量和故障率的下降，而且采購(gòu)成本和生命周期成本也會(huì)降低。有時(shí)候，僅僅突破一個(gè)效率閾值就能打開(kāi)一個(gè)全新的應(yīng)用領(lǐng)域。例如，如果電機(jī)驅(qū)動(dòng)極為耗能，并因此又大又重，從而需要更多電池電量，這又意味著重量提升和單次充電行駛里程縮短，那么電動(dòng)車將難以實(shí)現(xiàn)。從近75年前的肖克利、巴丁和布拉頓時(shí)代起，工程師們就不斷努力改進(jìn)半導(dǎo)體開(kāi)關(guān)，使其趨近于理想開(kāi)關(guān)。
向著理想開(kāi)關(guān)前進(jìn)的歷程
實(shí)際上，首個(gè)功率轉(zhuǎn)換應(yīng)用中使用的是機(jī)械開(kāi)關(guān)，機(jī)械“振動(dòng)器”一開(kāi)始是絕緣直流轉(zhuǎn)換或直流電源升壓裝置的電動(dòng)發(fā)電機(jī)的唯一選擇。然而，大約在晶體管發(fā)明十年后，首個(gè)“開(kāi)關(guān)模式”的電源（SMPS）出現(xiàn)了，從那時(shí)起，設(shè)計(jì)師就必須處理可用的半導(dǎo)體技術(shù)了。雖然1930年Julius Edgar Lilienfeld就提出了場(chǎng)效應(yīng)晶體管（FET）原理并取得了專利，但是當(dāng)時(shí)無(wú)法制造FET。最初采用鍺的雙極型晶體管占領(lǐng)了早期的SMPS電路領(lǐng)域。
起初，雙極型晶體管的額定電壓有限，在關(guān)態(tài)下漏電大，開(kāi)關(guān)過(guò)程緩慢且損耗大，且基極驅(qū)動(dòng)復(fù)雜?，F(xiàn)在，功率雙極晶體管增益低，可能需要放大基極電流?；鶚O中存儲(chǔ)的電荷是一個(gè)大問(wèn)題，限制了關(guān)閉時(shí)間和效率，因此還要采用技術(shù)來(lái)精確定制基極驅(qū)動(dòng)并且采用“貝卡鉗位”等技術(shù)來(lái)限制電荷，這種技術(shù)會(huì)以帶來(lái)一定的導(dǎo)電損耗為代價(jià)實(shí)現(xiàn)較低的動(dòng)態(tài)損耗。
在70年代和80年代，硅 MOSFET可以用于大功率，當(dāng)時(shí)采用的是垂直導(dǎo)電路徑和平面柵型結(jié)構(gòu)，在90年代變?yōu)椴捎谩皽喜邸苯Y(jié)構(gòu)。然而，可實(shí)現(xiàn)的額定電壓和導(dǎo)通電阻限制了在更高功率下的使用。70年代晚期有了重大進(jìn)步，出現(xiàn)了絕緣柵雙極晶體管（IGBT），它將類似MOSFET的柵極驅(qū)動(dòng)與類似雙極的導(dǎo)電路徑相結(jié)合，實(shí)現(xiàn)了輕松柵極驅(qū)動(dòng)和固定飽和電壓的優(yōu)勢(shì)，因而MOSFET中的名義功耗的增加會(huì)與電流而非電流平方成正比。然而，IGBT也有自己的問(wèn)題，它有閂住的傾向，這會(huì)造成災(zāi)難性后果。關(guān)閉時(shí)的“尾電流”也會(huì)帶來(lái)相對(duì)較高的動(dòng)態(tài)損耗，并限制運(yùn)行頻率。在現(xiàn)代IGBT中，閂住問(wèn)題現(xiàn)已得到解決，尾電流也已盡量降低，同時(shí)額定電流和電壓大幅提高，因而在非常高的功率轉(zhuǎn)換中也常常應(yīng)用這些器件。不過(guò)，由于動(dòng)態(tài)損耗，開(kāi)關(guān)頻率仍被限制在最高數(shù)十kHz。
高開(kāi)關(guān)頻率是實(shí)現(xiàn)更小的磁性元件以及整體更小更輕并有更高性能控制回路的功率轉(zhuǎn)換產(chǎn)品的關(guān)鍵，因此，隨著MOSFET導(dǎo)通電阻和額定電壓的提高，它們得到了越來(lái)越廣的應(yīng)用，頻率也提高到了數(shù)百kHz，“超結(jié)”類型成為前沿技術(shù)。不過(guò)，硅的擊穿電壓是一個(gè)限制因素，使得在給定運(yùn)行電壓及其導(dǎo)致的高導(dǎo)通電阻（RDS）值下，塊體材料要達(dá)到一個(gè)最小厚度。將許多單元并聯(lián)可以降低該值，但是會(huì)提高總晶粒面積。該效應(yīng)可以通過(guò)單位面積導(dǎo)通電阻這個(gè)“品質(zhì)因數(shù)”（也就是RDSA）來(lái)量化，它促使人們對(duì)于寬帶隙材料碳化硅（SiC）和氮化鎵（GaN）的興趣激增，這二者的固有擊穿電壓較高，并具有電子遷移率較高、飽和速度較高、承溫能力高等有利特點(diǎn)，SiC還具有較好的導(dǎo)熱系數(shù)。圖1顯示的是硅、SiC和GaN材料的標(biāo)志性特征的比較。
【圖1. Si、SiC和GaN材料的特征】
SiC器件的早期發(fā)展
SiC器件的發(fā)展比GaN早十年，最初預(yù)計(jì)具有更廣泛的適用性，可用于更高的額定電壓和功率。SiC開(kāi)關(guān)的一個(gè)自然起點(diǎn)是考慮開(kāi)發(fā)增強(qiáng)型常關(guān)MOSFET，以實(shí)現(xiàn)與現(xiàn)有Si MOSFET設(shè)計(jì)和制造技術(shù)的兼容。與所有新技術(shù)一樣，初期存在困難，有些困難可以預(yù)測(cè)，有些不可以，這些困難延遲了器件的商業(yè)化進(jìn)程。
SiC過(guò)去和現(xiàn)在都存在的一個(gè)固有特性是晶格缺陷的數(shù)量比硅大，這會(huì)導(dǎo)致與SiC溝道的柵氧化層接面處的電子遷移率低，進(jìn)而導(dǎo)致導(dǎo)通電阻相對(duì)較高。為了成本效益，SiC晶圓的體積必須盡可能大，而在6英寸行業(yè)標(biāo)準(zhǔn)下很難維持低缺陷率和晶圓平面度。SiC MOSFET還表現(xiàn)出了柵極閾值不穩(wěn)定性并伴有顯著遲滯，從而使柵極驅(qū)動(dòng)設(shè)計(jì)難以實(shí)現(xiàn)優(yōu)秀的效率和可靠性。雖然最新的SiC MOSFET有所改善，而且理論上可以使用單極0-15V驅(qū)動(dòng)，但是在實(shí)際中，通常使用-5V柵極驅(qū)動(dòng)電壓實(shí)現(xiàn)可靠運(yùn)行。15V也不能實(shí)現(xiàn)非常低的導(dǎo)通電阻，因此通常使用18V實(shí)現(xiàn)最佳效率，而代價(jià)是降低短路耐受能力，且距離通常為19或20V的最大絕對(duì)值的裕度下降。已經(jīng)解決的其他問(wèn)題有短路和過(guò)壓事件后柵氧化層降級(jí)，以及由于器件閉鎖狀態(tài)下漏柵場(chǎng)強(qiáng)度高導(dǎo)致的柵氧化層電場(chǎng)應(yīng)力過(guò)大。
2010年左右，使用SiC MOSFET還遇到了沒(méi)有預(yù)料到的困難，基底面位錯(cuò)，也就是晶格中的大塊缺陷，事實(shí)上缺陷會(huì)在運(yùn)行應(yīng)力的作用下變大和移動(dòng)。體二極管會(huì)從源極導(dǎo)電到漏極，因此會(huì)生成電子空穴載體，當(dāng)電子空穴載體重組時(shí)，它們會(huì)有足夠的能量移動(dòng)和放大缺陷。這是SiC的較高帶隙能量值導(dǎo)致的結(jié)果，且可能會(huì)導(dǎo)致降級(jí)，即產(chǎn)生較高的漏電流和導(dǎo)通電阻，而這又會(huì)導(dǎo)致較高的損耗和故障。當(dāng)今的SiC MOSFET已經(jīng)有了大幅改進(jìn)，制造方法和缺陷篩查也有了進(jìn)步，但仍需努力提高晶粒的產(chǎn)量和成本效益、封裝的性能，以實(shí)現(xiàn)低電感和低熱阻。
備用方法SiC FET
寬帶隙技術(shù)誕生后，雖然許多半導(dǎo)體制造商采取了使用現(xiàn)有生產(chǎn)線開(kāi)發(fā)SiC MOSFET的路線，但是還有一些從“白紙”開(kāi)始，考慮其他選擇。采用SiC實(shí)施的最簡(jiǎn)單的開(kāi)關(guān)是JFET結(jié)構(gòu)開(kāi)關(guān)，它沒(méi)有柵氧化層，是單極導(dǎo)電器件，因此不存在MOSFET的一些限制。不過(guò)該器件存在一個(gè)重大缺陷，它是常開(kāi)型器件，柵極驅(qū)動(dòng)電壓為零，需要負(fù)的驅(qū)動(dòng)電壓才能關(guān)閉。這無(wú)論如何都不方便，在最壞的情況下會(huì)導(dǎo)致應(yīng)用故障風(fēng)險(xiǎn)，尤其是在系統(tǒng)打開(kāi)/關(guān)閉等瞬態(tài)情況下。SiC FET解決了該問(wèn)題，它最初是在90年代提出的，在2010年前后開(kāi)發(fā)出來(lái)。它將SiC JFET與常關(guān)型的硅MOSFET結(jié)合，保留了JFET相對(duì)MOSFET的優(yōu)勢(shì)。圖2比較了SiC FET結(jié)構(gòu)（右）與一般SiC MOSFET示意圖（左）。
【圖2. SiC MOSFET（左）與SiC FET（右）的構(gòu)造】
SiC FET采用共源共柵結(jié)構(gòu)。較為成熟的設(shè)計(jì)師可能會(huì)熟悉這種結(jié)構(gòu)，他們見(jiàn)過(guò)這種結(jié)構(gòu)最初的實(shí)施形式，即旨在降低音頻放大器內(nèi)噪音的電子管組合。多年來(lái)，已經(jīng)有了多種形式的共源共柵或“發(fā)射極開(kāi)關(guān)”，它們將雙極型晶體管或BJT與MOSFET結(jié)合，具有低壓開(kāi)關(guān)控制高壓開(kāi)關(guān)的一般屬性，并在高額定電壓與輕松驅(qū)動(dòng)之間達(dá)成了良好平衡。然而，由于顯著的基極驅(qū)動(dòng)電流必要性和緩慢的開(kāi)關(guān)速度，采用BJT的電路并不受高壓應(yīng)用的青睞。SiC共源共柵，即“SiC FET”解決了這些問(wèn)題。
從圖3顯示的SiC FET示意圖中可見(jiàn)，當(dāng)Si-MOSFET通過(guò)柵極打開(kāi)時(shí)，JFET源極和柵極會(huì)有效短接，然后JFET會(huì)導(dǎo)電。此時(shí)，電流可以經(jīng)過(guò)JFET和MOSFET漏源溝道，并由JFET修正導(dǎo)電損耗，因?yàn)榕c高壓SiC JFET相比，低壓Si-MOSFET導(dǎo)通電阻可能非常低。當(dāng)Si-MOSFET關(guān)閉時(shí)，JFET源極電壓升高至某個(gè)點(diǎn)，使得柵源電壓超過(guò)負(fù)幾伏的閾值，然后JFET關(guān)閉。由于器件電容比，跨Si-MOSFET的電壓會(huì)動(dòng)態(tài)維持在低位。
【圖3. SiC FET示意圖】
與SiC MOSFET相比，SiC FET在電氣性能和實(shí)際使用中都有許多優(yōu)勢(shì)。作為開(kāi)關(guān)，導(dǎo)通電阻是一個(gè)重要因素，而SiC JFET固有的溝道內(nèi)電子遷移率比SiC MOSFET好得多，溝道密度也較高。這二者的結(jié)合意味著在給定晶粒面積下，SiC FET的導(dǎo)通電阻是SiC MOSFET的四分之一至二分之一，或者反過(guò)來(lái)，在導(dǎo)通電阻相同時(shí)，每個(gè)晶圓產(chǎn)出的晶粒最多可以達(dá)到后者的四倍。與硅超結(jié)MOSFET相比，增加的晶粒數(shù)最多可以達(dá)到13倍。鑒于碳化硅這種材料很可能一直都會(huì)比硅貴，每個(gè)晶圓產(chǎn)出的碎晶粒數(shù)的增加對(duì)于SiC FET技術(shù)的成功至關(guān)重要。正如上文討論的，晶?？尚行缘暮饬恐笜?biāo)是品質(zhì)因數(shù)RDSA。
表1中顯示的另一個(gè)品質(zhì)因數(shù)是RDS*EOSS，也即導(dǎo)通電阻和器件輸出開(kāi)關(guān)能量之間的權(quán)衡，輸出開(kāi)關(guān)能量是輸出電容帶來(lái)的。這個(gè)指標(biāo)很有用，它表明可以通過(guò)在晶粒中并聯(lián)更多單元來(lái)降低導(dǎo)通電阻和導(dǎo)電損耗，但除了增加面積，這還會(huì)直接提高電容進(jìn)而導(dǎo)致EOSS提高，結(jié)果是增加由頻率決定的開(kāi)關(guān)損耗。因此，RDS*EOSS值低是有利的。
SiC FET的柵極就是共源共柵結(jié)構(gòu)中的Si MOSFET的柵極。它的閾值約為5V，穩(wěn)定，基本無(wú)遲滯，因此能以12V或15V輕松驅(qū)動(dòng)，實(shí)現(xiàn)全面增強(qiáng)和低RDSON，且距離通常的25V絕對(duì)最大值有很大的裕度。名義上，輕松的SiC FET柵極驅(qū)動(dòng)兼容硅MOSFET電平，甚至是IGBT電平，從而讓現(xiàn)有產(chǎn)品設(shè)計(jì)升級(jí)可以實(shí)現(xiàn)反向兼容。在實(shí)踐中，SiC MOSFET單元需要定制驅(qū)動(dòng)結(jié)構(gòu)以實(shí)現(xiàn)最佳效率和足夠的柵極過(guò)壓保護(hù)，GaN HEMT單元無(wú)疑也是如此。
由于器件尺寸小以及共源共柵結(jié)構(gòu)中Si MOSFET的絕緣效應(yīng)，SiC FET幾乎沒(méi)有柵漏或“米勒”電容Crss，因而能實(shí)現(xiàn)極快的開(kāi)關(guān)。輸出電容COSS以及相關(guān)的開(kāi)關(guān)能量EOSS都低，如表1所述，這還會(huì)導(dǎo)致快速開(kāi)關(guān)和非常小的損耗。邊緣速率也很快，以至于在實(shí)際電路中，SiC FET必須放緩，以限制電壓過(guò)沖和電磁干擾。這可以通過(guò)添加?xùn)艠O電阻實(shí)現(xiàn)，但是可能會(huì)導(dǎo)致在高開(kāi)關(guān)頻率下出現(xiàn)無(wú)法接受的控制延遲，因此簡(jiǎn)單的RC緩沖電路常常是較好解決方案。由于通常采用電容是COSS 3倍左右的電容器，串聯(lián)電阻中的耗散非常小。圖4顯示了常見(jiàn)SiC FET器件電容及其漏極電壓處于閉鎖狀態(tài)的變種。Ciss = CGS + CGD，（CDS短接），Crss = CGD，Coss = CDS + CGD。
【圖4. SiC FET器件電容】
SiC FET“體二極管”
在功率轉(zhuǎn)換器中，完美開(kāi)關(guān)應(yīng)該能以低損耗向兩個(gè)方向?qū)щ?。交流電?dòng)機(jī)和有電感負(fù)載的轉(zhuǎn)換器等電路中也確實(shí)有這樣的要求，稱為“第三象限”運(yùn)行。IGBT無(wú)法滿足此要求，并且需要并聯(lián)二極管，而以硅和SiC為材料的MOSFET和JFET可以在柵極的控制下通過(guò)溝道向正反任何一個(gè)方向?qū)щ?。MOSFET還有JFET所缺少的固有體二極管，在器件溝道通過(guò)柵極打開(kāi)以允許反向電流前的“死區(qū)時(shí)間”內(nèi)，該體二極管通過(guò)在有電感負(fù)載的硬開(kāi)關(guān)轉(zhuǎn)換器中“換向”來(lái)自動(dòng)導(dǎo)電。此導(dǎo)電會(huì)存儲(chǔ)電荷Qrr，在體二極管隨后反向偏壓時(shí)又會(huì)恢復(fù)該電荷，而此操作會(huì)帶來(lái)顯著的功率耗散峰值，隨著頻率增加，該峰值讓平均值越來(lái)越高，從而降低了效率。采用硅MOSFET時(shí)，該效應(yīng)非常嚴(yán)重，以至于它們實(shí)際上無(wú)法用于在連續(xù)導(dǎo)電模式（CCM）下運(yùn)行的廣受歡迎的圖騰柱PFC級(jí)等部分電路。SiC MOSFET的Qrr值比硅好十倍，但是還是SiC FET比較好，因?yàn)镾iC FET的器件輸出電容較低且低壓MOSFET中存儲(chǔ)的電荷極小。比較結(jié)果因器件的電壓等級(jí)而異，但是圖5顯示的是SiC FET和類似的硅超結(jié)MOSFET的典型反向恢復(fù)圖。
【圖5. SiC FET共源共柵的反向恢復(fù)電荷是硅超結(jié)MOSFET的一百分之一】
雖然SiC MOSFET和GaN器件的反向恢復(fù)損耗足夠低或者根本沒(méi)有，但是反向?qū)щ姷膲航凳橇硗庖换厥?。這可能在死區(qū)時(shí)間內(nèi)在功率轉(zhuǎn)換器中造成顯著損耗。硅超結(jié)MOSFET會(huì)帶來(lái)通常為1V左右的二極管壓降，而SiC MOSFET則差很多，體二極管的壓降會(huì)輕松達(dá)到4V。在第三象限運(yùn)行中，GaN HEMT單元的壓降Vsd是I*R溝道電壓與柵極閾值電壓減去柵源電壓之和，即Vsd = (Vth-Vgs)+(Isd*Ron)。
GaN的柵極閾值通常為1.5V，因此在大電流下，總壓降可能會(huì)很高。如果柵極驅(qū)動(dòng)電壓為負(fù)以實(shí)現(xiàn)關(guān)閉，這很常見(jiàn)，則此電壓Vgs會(huì)增加到源漏壓降中，導(dǎo)致若干伏的Vsd，這比其他技術(shù)差很多。在從源極導(dǎo)電到漏極的過(guò)程中，SiC FET的溝道電阻會(huì)產(chǎn)生I*R壓降，類似于GaN器件，但是壓降增加值僅為跨共源共柵的低壓Si MOSFET的體二極管的電壓，該值相對(duì)較低。最終的正向電壓通常約為1.5V，比SiC MOSFET或GaN強(qiáng)。
證明SiC FET的可靠性
寬帶隙開(kāi)關(guān)很堅(jiān)固，尤其是因?yàn)樗泄逃懈叱袦睾透邠舸╇妷耗芰Γ琒iC FET的一個(gè)特別優(yōu)勢(shì)是沒(méi)有SiC MOSFET中存在的SiC柵氧化層，該柵氧化層存在因高電場(chǎng)而降級(jí)的問(wèn)題。共源共柵結(jié)構(gòu)中的Si-MOSFET是一種堅(jiān)固的低壓器件，有高閾值電壓和厚柵氧化層，還受到內(nèi)置穩(wěn)壓鉗位電路的保護(hù)。在實(shí)際應(yīng)用中，SiC FET表現(xiàn)得非?？煽浚淦骷F(xiàn)在通常都能達(dá)到汽車AEC-Q額定值。還有一個(gè)重要考慮事項(xiàng)是在意外應(yīng)力事件中的穩(wěn)定性，如在過(guò)壓和短路事件中。SiC FET有非常強(qiáng)大的雪崩能力，這是通過(guò)JFET漏柵擊穿實(shí)現(xiàn)的。通過(guò)圖3中Rg的最終電流會(huì)讓電壓降低，從而打開(kāi)JFET并限制過(guò)壓。Si MOSFET現(xiàn)在會(huì)雪崩，但是其雪崩高度可控，因?yàn)樵诿總€(gè)單元的制造中都包括了雪崩保護(hù)二極管，且雪崩耗散的功率很少。SiC MOSFET還有雪崩額定值，但是GaN HEMT單元沒(méi)有，這使得制造商將器件的額定電壓定得較低，以便在運(yùn)行電壓和破壞性的擊穿電壓之間留出充足的裕度。
SiC FET還具備良好的短路電流特征，在大電流下，跨溝道的壓降梯度會(huì)造成自然“夾止”效應(yīng)，以限制電流。短路電流不受柵極電壓影響，這與MOSFET和IGBT不同，而SiC FET溝道的導(dǎo)通電阻正溫度系數(shù)還有助于降低極限電流和跨晶粒的各個(gè)單元傳播應(yīng)力。該效應(yīng)始終如一，以至于SiC FET可用作線性電路中的精確限流器件。汽車應(yīng)用中的一個(gè)典型測(cè)試是讓器件經(jīng)受短路電流至少5μs，而圖6表明750V SiC FET可經(jīng)受應(yīng)力8μs而不降級(jí)。圖7顯示的是在采用1200V額定值的SiC FET時(shí)，導(dǎo)通電阻隨溫度上升，從而將短路電流降低到最終值的效應(yīng)，這基本不受初始結(jié)溫影響。
【圖6. SiC FET經(jīng)受來(lái)自400V總線的短路應(yīng)力8μs】
【圖7. SiC FET短路電流不受初始結(jié)溫影響】
為了維持可靠性，應(yīng)該盡量減小封裝中的SiC FET的溫度上升和梯度，而在這里，SiC的導(dǎo)熱系數(shù)是硅或GaN的3倍以上是一項(xiàng)優(yōu)勢(shì)。最新器件還使用銀燒結(jié)技術(shù)進(jìn)行晶粒連接，而非焊接，這將接面的導(dǎo)熱系數(shù)提高到了6倍，從而維持了低結(jié)溫和高可靠性。
其他SiC FET應(yīng)用
SiC FET天然適用于高效功率轉(zhuǎn)換器，最高額定值為1700V，可用于典型的工業(yè)三相應(yīng)用。然而，通過(guò)在起控制作用的Si MOSFET上“堆疊”SiC JFET可輕松推廣共源共柵原理（圖8）?，F(xiàn)已采用該原理開(kāi)發(fā)出了額定值為40kV的模塊。
【圖8. 堆疊式共源共柵原理可用于額定值高達(dá)數(shù)十千伏的高壓中】
如上所述，SiC JFET具有飽和電流幾乎不隨柵源和漏極電壓而變的特性，這在電路保護(hù)應(yīng)用中是一個(gè)優(yōu)勢(shì)，例如限流器或斷路器。圖9顯示的是使用SiC FET共源共柵結(jié)構(gòu)的自偏壓斷路器概念，這是一個(gè)真正的“雙端子”結(jié)構(gòu)，沒(méi)有外部輔助電源軌和內(nèi)部直流轉(zhuǎn)換器。
【圖9. 雙端子自偏壓斷路器概念】
性能和值的改善歷程
SiC FET隨著一代代技術(shù)的發(fā)展而進(jìn)步，“第四代”是最新一代技術(shù)，取得了許多進(jìn)步，包括可用的電壓范圍、能獲得更好的導(dǎo)通電阻的單元密度和能改進(jìn)熱性能的燒結(jié)式晶粒連接方式?，F(xiàn)已采用“基質(zhì)減薄”技術(shù)，因?yàn)闇系离娮璺浅５?，以至于通過(guò)基質(zhì)本身的導(dǎo)電損耗也變成一個(gè)限制因素。器件也在不斷改進(jìn)，尤其是降低了輸出電容COSS。這能減少硬開(kāi)關(guān)拓?fù)渲械膿p耗，例如連續(xù)導(dǎo)電模式中圖騰柱PFC，還支持軟開(kāi)關(guān)諧振電路提高運(yùn)行頻率，如LLC或PSFB電路?，F(xiàn)在的開(kāi)關(guān)邊緣速率非?？欤灾劣谄骷譃椤俺臁焙凸室饨邓俚摹翱焖佟眱煞N，以用于邊緣速率對(duì)性能不很重要但是會(huì)導(dǎo)致電磁干擾和擊穿問(wèn)題的應(yīng)用，如電機(jī)驅(qū)動(dòng)。
與第一代SiC FET相比，封裝也有所進(jìn)步，第一代將Si MOSFET和SiC FET晶粒并排布置，并以絲焊連接。這種進(jìn)步帶來(lái)了靈活性，例如采用TO-247封裝，但是為實(shí)現(xiàn)更低的成本和更高的性能，現(xiàn)在常見(jiàn)的是“堆疊的”晶粒布置，可用較大的晶粒實(shí)現(xiàn)大電流，尤其是當(dāng)在小巧的模塊中并聯(lián)器件時(shí)。焊接式晶粒連接方法已經(jīng)被銀燒結(jié)取代，以實(shí)現(xiàn)更好的熱性能。TO-220、TO-247和D2PAK封裝仍廣受歡迎，因?yàn)樗鼈冎С指脑霺iC FET使其適合較早的設(shè)計(jì)，甚至是使用IGBT的設(shè)計(jì)。這些封裝的四引腳版本采用“開(kāi)爾文”源極連接，可緩解源極引腳電感干擾柵極驅(qū)動(dòng)回路所造成的問(wèn)題。
除此之外，由于其電氣性能，SiC FET的采用價(jià)值在不斷升高，同時(shí)，由于不斷提升產(chǎn)量和向8英寸晶圓發(fā)展，SiC FET還擁有了降低成本的方案。
SiC FET是引人矚目的解決方案
隨著最新一代SiC FET的誕生，我們現(xiàn)在又向著理想開(kāi)關(guān)邁進(jìn)了一步。導(dǎo)電損耗和動(dòng)態(tài)損耗變得前所未有的低，使得高頻功率轉(zhuǎn)換級(jí)的能效達(dá)到99%+，并伴隨相應(yīng)的能量節(jié)省、體積減小和重量減輕。設(shè)計(jì)師定義的“理想”則包含更多含義，他們還希望器件能輕松驅(qū)動(dòng)，采用方便的封裝，有穩(wěn)定特性，在各種運(yùn)行條件和故障狀態(tài)下運(yùn)行。與此同時(shí)，設(shè)備最終用戶則希望最終產(chǎn)品可靠，整個(gè)生命周期的成本比較早的技術(shù)實(shí)施有實(shí)質(zhì)性進(jìn)步。UnitedSiC提供的SiC FET實(shí)現(xiàn)了他們的愿望，該系列器件的額定電壓從650V到1700V不等，導(dǎo)通電阻降低至7毫歐。UnitedSiC還提供了 FET JET calculator作為設(shè)計(jì)輔助工具，方便快速為一系列功率轉(zhuǎn)換拓?fù)溥x擇器件和預(yù)測(cè)任何器件在這些拓?fù)渲械男阅?，包括PFC級(jí)拓?fù)浜徒^緣/非絕緣的直流轉(zhuǎn)換器拓?fù)洹?/p>
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
英飛凌絕緣體上硅(SOI)高壓驅(qū)動(dòng)芯片的三個(gè)優(yōu)勢(shì)
ATE引腳電子器件的電平設(shè)置DAC校準(zhǔn)
