【導(dǎo)讀】高壓開關(guān)、雙極性ADC以及其它具有多個(gè)電源的器件通常要求以特定序列施加或移除電源電壓。本文提出一種簡(jiǎn)單且經(jīng)濟(jì)高效的方法，用于確定系統(tǒng)在受電源瞬變、中斷或序列變化影響下的行為。AD7656-1（表1）就是一個(gè)使用多個(gè)電源的器件例子，該器件是一款16位、250 kSPS、6通道、同步采樣、雙極性輸入ADC。ADuC7026精密模擬微控制器的四個(gè)12位DAC提供DUT的可編程電源電壓。利用AD7656-1評(píng)估板 和ADuC7026評(píng)估板 ，可借助最少的硬件和軟件開發(fā)工作來完成原型制作。
表1. AD7656-1典型電源電壓和最大電源電流
表1所示為該ADC每個(gè)電源的典型電壓和最大電流。ADuC7026上四個(gè)DAC產(chǎn)生的可編程序列可控電壓波形由AD7656-1評(píng)估板上的超低噪聲和失真AD797 運(yùn)算放大器來進(jìn)行調(diào)整，以提供額定電源電壓和電流。微控制器的速度和可編程性有助于控制電源電壓的電壓水平、周期、脈沖寬度和斜坡時(shí)間。
例如，使用外部電源時(shí)，AD7656-1評(píng)估板（增益配置為5）上的AD797放大器可以產(chǎn)生0 V至12.5 V范圍內(nèi)的電壓，以驅(qū)動(dòng)ADC的s VDD 供電軌。AD797的高輸出驅(qū)動(dòng)能力允許向各供電軌提供高達(dá)50 mA的電流。圖1給出了該ADC的連接圖。
圖1. AD7656-1連接圖
ADuC7026的DAC數(shù)據(jù)寄存器可以采用41.78 MHz內(nèi)核時(shí)鐘來以7 MHz的速率進(jìn)行更新，從而使電壓更新速率達(dá)到最大。下文介紹開發(fā)過程并提供利用評(píng)估板獲得的測(cè)量結(jié)果。
硬件開發(fā)和設(shè)置
硬件連接和測(cè)試設(shè)置如圖2所示。ADuC7026評(píng)估板上的四個(gè)DAC輸出引腳和AGND分別連接到AD7656-1評(píng)估板上的四個(gè)AD797輸入端和AGND。Agilent E3631A外部電源模塊為AD797提供±15 V電源。通過USB連接到ADuC7026評(píng)估板的電腦則提供5 V電源和串行通信。
圖2. 硬件連接和測(cè)試基準(zhǔn)
原理圖設(shè)計(jì)
AD7656-1評(píng)估板上唯一需要進(jìn)行的硬件更改與AD797有關(guān)?？梢葬槍?duì)不同的增益和帶寬要求來選擇R1和R2。圖3顯示的是AD797配置為采用大小為4的增益，來從ADuC7026 DAC的0 V至2.5 V提供0 V至10 V輸出。R3和C1構(gòu)成一個(gè)低通濾波器，以降低高頻噪聲。CL用作供電軌上的負(fù)載電容。
圖3. 增益為4的AD797原理圖設(shè)計(jì)
圖4顯示的是從NI Multisim™仿真工具得到增益為4時(shí)AD797的頻率響應(yīng)。1.0 MHz帶寬和73°相位裕量可提供快速瞬態(tài)響應(yīng)和穩(wěn)定操作。
圖4. 增益為4時(shí)AD797的頻率響應(yīng)
AD797設(shè)計(jì)筆記
AD797是一款超低失真、超低噪聲運(yùn)算放大器，采用±15 V電源供電時(shí)具有80 µV最大失調(diào)電壓、出色的直流精度、800 ns的16位建立時(shí)間、50 mA輸出電流以及±13 V輸出擺幅等特性，非常適合驅(qū)動(dòng)供電軌。
該器件的容性負(fù)載相當(dāng)大，但未針對(duì)這點(diǎn)進(jìn)行內(nèi)部補(bǔ)償，因此必須采用外部補(bǔ)償技術(shù)來優(yōu)化該應(yīng)用。圖5顯示的是驅(qū)動(dòng)容性負(fù)載而導(dǎo)致AD797輸出上出現(xiàn)的振蕩。
圖5. 未進(jìn)行補(bǔ)償時(shí)的振蕩情況
為穩(wěn)定驅(qū)動(dòng)供電軌上的容性負(fù)載，應(yīng)在輸出端和負(fù)載之間放置電阻R4。該電阻將運(yùn)算放大器輸出和反饋網(wǎng)絡(luò)與容性負(fù)載隔離開來，可在反饋網(wǎng)絡(luò)的傳遞函數(shù)內(nèi)引入一個(gè)零點(diǎn)，從而降低高頻條件下的相移。1 反饋電容C2補(bǔ)償運(yùn)算放大器輸入端的容性負(fù)載，包括C1。
應(yīng)用DAC
ADuC7026精密模擬微控制器配有四個(gè)12位電壓輸出DAC，這些DAC具有軌到軌輸出緩沖器、三種可選范圍和10 µs建立時(shí)間等特性。
每個(gè)DAC有三種可選范圍：0 V至VREF（內(nèi)部帶隙2.5 V基準(zhǔn)電壓源）、0 V至DACREF (0 V至 AVDD), 和 0 V to AVDD。范圍由控制寄存器DACxCON進(jìn)行設(shè)置。DAC可以采用 0 V to AVDD范圍的外部基準(zhǔn)電壓源。采用內(nèi)部基準(zhǔn)電壓源時(shí)，VREF引腳與AGND之間必須接上一個(gè)0.47 µF電容，以確保穩(wěn)定性。
四個(gè)DAC每個(gè)都可通過控制寄存器DACxCON和數(shù)據(jù)寄存器DACxDAT獨(dú)立配置。通過DACxCON寄存器配置DAC后，可向DACxDAT中寫入數(shù)據(jù)來獲取所需的輸出電壓電平。
四個(gè)DAC輸出可以輕松采用C語言或匯編語言進(jìn)行控制。下列C語言代碼示例顯示如何選取內(nèi)部2.5 V基準(zhǔn)電壓源并將DAC0輸出設(shè)置為2.5 V。
//connect internal 2.5 V reference to VREF pin
REFCON = 0x01;
//enable DAC0 operation
DAC0CON = 0x12;
//update DAC0DAT register with data 0xFFF
DAC0DAT = 0x0FFF0000;
采用匯編語言時(shí)：
DAC0CON[5] is cleared to update DAC0 using core clock (41.78 MHz) for fast update rate;
DAC0CON[1:0] is set to ''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''10'''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''' to use 0 V to VREF (2.5 V) output range
''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''DAC0DAT = 0x0FFF0000'''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''' can be compiled to assembly code with two instructions:
MOV R0, #0x0FFF0000
STR R0, [R1, #0x0604]
這兩條指令總共需要六個(gè)時(shí)鐘周期來執(zhí)行，當(dāng)內(nèi)核時(shí)鐘頻率為41.78 MHz時(shí)對(duì)應(yīng)的更新速率為7 MHz。因此，供電軌之間的時(shí)間延遲可以精確到144 ns。
測(cè)量結(jié)果
ADuC7026中的四個(gè)DAC為AD7656-1提供四個(gè)電源，以測(cè)試其在電源瞬態(tài)或序列變化下的行為。表2給出了ADC的電源和電壓電平。
表2. AD7656-1的電源
四個(gè)DAC輸出（如表2中所述）的波形是采用示波器獲得的，具體如圖6所示。各通道的電壓電平、周期、脈沖寬度和斜坡時(shí)間均可通過編程設(shè)置，控制非常方便。下文將測(cè)量并介紹具體參數(shù)。
圖6. 四通道電壓波形
要使各個(gè)電源實(shí)現(xiàn)精確的電壓電平，可使用可調(diào)電阻作為圖3中的R1。電壓電平通過利用Agilent 34401A數(shù)字萬用表調(diào)整R1來校準(zhǔn)。
要確定電壓波形的最大頻率，應(yīng)測(cè)量上升和下降斜坡時(shí)間。斜坡時(shí)間與電阻R4和容性負(fù)載CL的值有關(guān)。針對(duì)較慢的斜坡時(shí)間，可以為R4和CL選用較大的電阻和電容值。此處測(cè)試了不同負(fù)載電容條件下AVCC 和 DVCC 的上升和下降斜坡時(shí)間，具體結(jié)果如表3所示。采用1 µF電容時(shí)的上升波形如圖7所示。斜坡時(shí)間在10 V的10%和90%之間測(cè)得。
表3. 容性負(fù)載條件下的斜坡時(shí)間
圖7. 1 µF容性負(fù)載條件下的上升時(shí)間
電源紋波
AD797具有出色的直流精度，可通過調(diào)整反饋電阻R1輕松地為AD7656-1提供精確的標(biāo)準(zhǔn)電壓電平。電源的峰峰值紋波是在標(biāo)稱電壓電平、200 MHz及20 MHz帶寬和0.1 µF容性負(fù)載條件下利用DS1204B示波器測(cè)得的。表4顯示紋波小于標(biāo)稱電壓的1%，因此四個(gè)電源均符合要求。
表4. 各電源的紋波
圖8. AVCC 和DVCC上5 V電源的紋波
生成波形
對(duì)ADuC7026源代碼進(jìn)行簡(jiǎn)單修改后，便可以針對(duì)要求評(píng)估不同電源條件下器件工作狀況的不同應(yīng)用生成多種不同序列的電壓波形。生成的典型波形如圖9和圖10所示。
圖9. 22.32 kHz方波波形
圖10. 13.16 kHz脈沖波形
圖11所示的LabVIEW® GUI可用于生成電源波形。可以輕松配置四個(gè)通道的電壓電平、斜坡時(shí)間、周期和序列延遲時(shí)間。GUI和ADuC7026之間利用串行端口進(jìn)行通信。
圖11. 電源配置GUI
結(jié)論
此處利用AD7656-1和ADuC7026評(píng)估板開發(fā)并驗(yàn)證了一種簡(jiǎn)單而經(jīng)濟(jì)高效的方式來評(píng)估電源時(shí)序控制影響。ADuC7026評(píng)估板為四個(gè)電源產(chǎn)生可控可編程時(shí)序，以評(píng)估不同電源時(shí)序/斜坡條件下ADC的工作情況。微控制器中的三相16位PWM發(fā)生器可以提供總共七個(gè)電壓通道。
采用標(biāo)準(zhǔn)±15 V直流電源模塊時(shí)，此便攜式電源評(píng)估系統(tǒng)允許設(shè)計(jì)人員評(píng)估ADC，尤其是那些具有較多電源的ADC。
我邀請(qǐng)您在中文技術(shù)論壇上的ADI社區(qū)對(duì)隔離式RS-232接口發(fā)表評(píng)論。
致謝
Aude Richard（ADuC應(yīng)用工程師）為本文撰寫提供了很好的建議和幫助，在此表示衷心感謝。
1Bendaoud, Soufiane 和 Giampaolo Marino, 避免因容性負(fù)載而出現(xiàn)不穩(wěn)定的實(shí)用技術(shù)（應(yīng)用工程師問答—32）模擬對(duì)話第38卷第2期 (2004)。
推薦閱讀：
