你的位置:首頁 > 傳感技術(shù) > 正文

時(shí)鐘信號(hào)的差分電容,一般人我不告訴他!

發(fā)布時(shí)間:2015-01-30 來源:周偉 一博科技 責(zé)任編輯:sherryyu

【導(dǎo)讀】差分電容?沒看錯(cuò)吧,有這種電容嗎?當(dāng)然是沒有的,只是這個(gè)電容并聯(lián)在差分信號(hào)P/N中間,所以我們習(xí)慣性的叫它差分電容罷了。如下圖一中紅色框中所示即我們今天的主角,下面容我慢慢給大家介紹。
 
差分電容
差分電容
圖一
 
大家看到它是否有種似曾相識(shí)又不曾見過的感覺?確實(shí),它只不過是一個(gè)普普通通的不起眼的電容罷了!但是,如果它真的只是一個(gè)普通的電容,高速先生也不屑拿出來和大家講了,其實(shí)它普通的表面隱藏著很深的道道。到底有什么呢?噓!一般人我不告訴他!
 
圖一是Intel平臺(tái)設(shè)計(jì)指導(dǎo)上經(jīng)??梢钥吹降腄DR3時(shí)鐘拓?fù)浣Y(jié)構(gòu),我們也經(jīng)常會(huì)在仿真實(shí)踐中去人為的添加這個(gè)差分電容,如下圖二時(shí)鐘信號(hào)一拖四所示為我們?cè)谠O(shè)計(jì)中看到的一個(gè)真實(shí)案例。
無差分電容的時(shí)鐘信號(hào)拓?fù)浼安ㄐ? width=
圖二 無差分電容的時(shí)鐘信號(hào)拓?fù)浼安ㄐ?/div> [page]
 
雖然看起來這個(gè)波形還湊合,沒有太大的問題,但還是有優(yōu)化的余地(工程師的強(qiáng)迫癥又來了,真是傷不起?。。?,可以通過在前端并聯(lián)一個(gè)電容來優(yōu)化,如下圖三所示為并聯(lián)了2.2pF差分電容后的拓?fù)浣Y(jié)構(gòu)和仿真波形。
有差分電容的拓?fù)浣Y(jié)構(gòu)和波形
圖三 有差分電容的拓?fù)浣Y(jié)構(gòu)和波形
 
在前端加了差分電容后,雖然上升沿有微小的變緩,但波形真的是呈現(xiàn)了一個(gè)完美的正弦波曲線,振蕩消除了,實(shí)在是苦逼的工程師們居家(埋頭實(shí)驗(yàn)室)旅行(客戶現(xiàn)場(chǎng)出差)、殺人滅口(消除反射等)之必備良方。此優(yōu)化設(shè)計(jì)也已經(jīng)投入使用,在加了這個(gè)電容后系統(tǒng)能穩(wěn)定運(yùn)行在800MHz的頻率,如果沒有焊接這個(gè)電容,系統(tǒng)只能穩(wěn)定運(yùn)行在667MHz,運(yùn)行到800MHz時(shí)系統(tǒng)時(shí)有錯(cuò)誤發(fā)生。
 
看到這里,一些腦洞大開的工程師可能會(huì)問,這個(gè)電容的位置有什么講究嗎?我可不可以把這個(gè)電容放在最后面那個(gè)顆粒?高速先生就喜歡有人提這種高質(zhì)量的問題。下面還是看看仿真結(jié)果吧。
 
首先看看將電容放在第一個(gè)顆粒處的仿真結(jié)果,如下圖四所示。
電容在第一個(gè)顆粒處的拓?fù)浜筒ㄐ? width=
圖四、電容在第一個(gè)顆粒處的拓?fù)浜筒ㄐ?/div> [page]

可以看出此時(shí)波形已經(jīng)沒有放在前端(靠近發(fā)送芯片端)時(shí)的完美了,甚至出現(xiàn)了振蕩的小苗頭。接著把電容放在最后一片顆粒處,仿真結(jié)果如下圖五所示。
電容在最后處的拓?fù)浜筒ㄐ? width=
圖五  電容在最后處的拓?fù)浜筒ㄐ?/div>
 
此時(shí)波形振蕩甚至比沒有電容的效果還明顯,仿真結(jié)果表明此電容還是不要放在末端為好,最好的位置還是靠近發(fā)送端吧。
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉